CITKlopné obvody
Díl VII
www.leosjuranek.cz/cit
Téma: Klopné obvody Předmět: CIT Ročník: 2 Autor: Juránek Leoš Ing. Škola: SŠE Frenštát p.R. Počet: 36 snímků Verze: 3.2009
Číslicová technika
Funkce klopného obvodu Dělení klopných obvodů Klopný obvod R-S Klopný obvod R-S s povolovacím vstupem Klopný obvod D s povolovacím vstupem Klopný obvod D dvoufázový Klopný obvod D derivační Klopný obvod J-K derivační Klopný obvod T derivační Přehled klopných obvodů Bistabilní, monostabilní, astabilní
Obsah „Klopné obvody“
Pojmy k zapamatování
Klopný obvod bistabilní, monostabilní, astabilní. Typ KO RS, D,T,JK. Řízení KO hladinové, dvojčinný, derivační.
Nová kapitola
Klopnéobvody
5NEXT: FUNKCE KO
Funkce klopného obvodu
Klopný obvod je základní paměťový prvek
Úkolem klopného obvodu je zaznamenat přítomnost přechodné informace i tehdy, když tato informace zmizí.
6NEXT: SYMBOLY
SymbolySymbol Význam
X Libovolná hodnota (0,1), výsledek nezávisí na daném vstupu
? Nedefinovaný stav výstupu
Náběžná hrana (log0log1)
Sestupná hrana (log1log0)
Pulz (log0log1log0)
Qt Stav signálu v čase t
Qt+1 Stav signálu v čase t+1 v budoucnosti
7NEXT: DĚLENÍ KO PODLE FUNKCE
Dělení KO podle funkce
Klopný obvod R-S
Klopný obvod D
Klopný obvod J-K
Klopný obvod T
8NEXT: DĚLENÍ PODLE ZPŮSOBU ŘÍZENÍ
Dělení KO podle způsobu řízeníAsynchronní , hladinové (Latch)
Vstupní signály ovlivňují stav KO přímo
S povolovacím vstupem - vstupní signály ovlivňují stav KO jen když je povolovací vstup aktivní
9NEXT: VZNIK SEKVENČNÍHO OBVODU
Synchronní (Flip-Flop)Ovládané hodinovým signálem, obvod mění stav pokud je aktivní hodinový signál.
Dvoufázové (Master-Slave)
Derivační (Edge-Trigerred)
Dělení KO podle způsobu řízení
10NEXT: VZNIK SEKVENČNÍHO OBVODU
Přehled typů KO
Typ HladinovýHladinový s povolovacím
vstupemDvojčinný Derivační
R-S X X
D X X X
J-K X
T X
NEXT: R-S KO HLADINOVÝ
R-S KO hladinový
Vstupy a výstupy R – reset (nulovací vstup) S – set (nastavovací vstup) Q - výstup
12NEXT: FUNKCE-PT
Stav S R Qt+1 funkce
1 0 0 Qt HOLD
2 0 1 0 RESET
3 1 0 1 SET
4 1 1 ?
R-S KO hladinový
Funkce Vstup S nastaví výstup Q na 1. Vstup R nastaví výstup Q na 0. Jinak zůstává původní stav výstupu.
Pravdivostní tabulka
NEXT: ČASOVÝ DIAGRAM13
Časový diagram
14NEXT: DIAGRAM STAVŮ
R-S KO hladinový
Diagram stavů
Q=0 Q=1
R=0,S=1
R=1,S=0
R=0,S=1R=0,S=0
R=1,S=0R=0,S=0
NEXT: RS KO HLADINOVÝ S POVOLOVACÍM VSTUPEM15
R-S KO hladinový
R-S KO s povolovacím vstupem
Vstupy a výstupy R – reset (nulovací vstup) S – set (nastavovací vstup) C – control (povolovací vstup) Q - výstup
NEXT: FUNKCE16
R-S KO s povolovacím vstupem
Funkce
Všechny vstupy jsou aktivní pouze je-li vstup C=1.
Vstup S nastaví výstup Q na 1. Vstup R nastaví výstup Q na 0. Jinak zůstává původní stav výstupu.
NEXT: PRAVDIVOSTNÍ TABULKA17
R-S KO s povolovacím vstupem
Pravdivostní tabulka
n C S R Qt+1 funkce
1 0 X X Qt HOLD
2 1 0 0 Qt HOLD
3 1 0 1 0 RESET
4 1 1 0 1 SET
5 1 1 1 ?
NEXT: DIAGRAM STAVŮ18
Diagram stavů
Q=0 Q=1
C=1,R=0,S=1
C=1,R=1,S=0
C=0,R=X,S=XC=1,R=0,S=0C=1,R=0,S=1
C=0,R=X,S=XC=1,R=0,S=0C=1,R=1,S=0
R-S KO s povolovacím vstupem
NEXT: ČASOVÝ DIAGRAM19
Časový diagram
20NEXT: ČASOVÝ DIAGRAM
R-S KO s povolovacím vstupem
Používá se jako paměť D KO odstraňuje neurčitý stav při R=1 a
S=1 klopného obvodu R-S. Na R vstup se přivede invertovaný
signál S.
D KO s povolovacím vstupem
S R Qt+1 funkce
0 0 Qt HOLD
0 1 0 RESET
1 0 1 SET
1 1 ?
NEXT: SCHÉMA21
D KO s povolovacím vstupem
22
Vstupy a výstupy D – delay (řídící vstup) C – control (povolovací vstup) Q - výstup
NEXT: FUNKCE A PRAVDIVOSTNÍ TABULKA
=
n C D Qt+1 funkce
1 0 X Qt HOLD
2 1 0 0 STORE 0
3 1 1 1 STORE 1
Funkce Je-li vstup C=0 KO si pamatuje minulý
stav Je-li vstup C=1 KO přenáší hodnotu
vstupu na výstup
Pravdivostní tabulka
NEXT: ČASOVÝ DIAGRAM23
D KO s povolovacím vstupem
Časový diagram
24NEXT: DIAGRAM STAVŮ
D KO s povolovacím vstupem
Diagram stavů
Q=0 Q=1
C=1,D=1
C=1,D=0
C=0,D=XC=1,D=1
C=0,D=XC=1,D=0
NEXT: ČASOVÝ DIAGRAM25
D KO s povolovacím vstupem
D KO dvoufázový D KO dvoufázový zpožďuje informaci ze vstupu
na výstup o jeden takt
NEXT: ČASOVÝ DIAGRAM26
D KO dvoufázový
Vstupy a výstupy D – delay (řídící vstup) CLK – clock (synchronizační vstup) Q - výstup
=
NEXT: ČASOVÝ DIAGRAM27
Stav C D Qt+1 funkce
1 0 X Qt HOLD
2 0 0 STORE 0
3 1 1 STORE 1
Funkce V první periodě synch.signálu se přenese
vstup D na výstup prvního KO Qm V druhé periodě synch.signálu se přenese
výstup Qm na výstup Qs
Pravdivostní tabulka
NEXT: ČASOVÝ DIAGRAM28
D KO dvoufázový
Časový diagramD KO dvoufázový
Vstup se přenese na výstup pouze v době náběžné hrany na vstupu CLK, jinak si pamatuje minulý stav.
D KO derivační
NEXT: PRINCIP30
D KO derivační
Vstupy a výstupy D – delay (řídící vstup) CLK – clock (synchronizační vstup) Q - výstup
=
NEXT: FUNKCE31
Funkce Vstup D se přenese na výstup Q pouze v
okamžiku nástupné hrany signálu CLK. Jinak je KO uzavřen
Pravdivostní tabulka
Stav CLK D Qt+1 funkce
1 0/1 X Qt HOLD
2 0 0 STORE 0
3 1 1 STORE 1
NEXT: ČASOVÝ DIAGRAM32
D KO derivační
Časový diagram
NEXT: PRINCIP J-K
D KO derivační
J-K KO derivační Pokud je na obou vstupech 1, tak se překlopí.
Výstup se změní pouze v době náběžné hrany na vstupu CLK (podle hodnot na vstupech), jinak si pamatuje minulý stav.
NEXT: POPIS J-K34
J-K KO derivační
Vstupy a výstupy J (SET) K (RESET) CLK – clock (synchronizační vstup) Q - výstup
NEXT: FUNKCE J-K35
Funkce Výstup Q se mění pouze v okamžiku
nástupné hrany signálu CLK podle hodnot na vstupu J a vstupu K.
Funkce KO je stejná jako R-S, ale pokud jsou na obou vstupech 1, KO se překlopí (TOGGLE).
Jinak je KO uzavřen a pamatuje si minulý stav.
NEXT: PRAVDIVOSTNÍ TABULKA J-K36
J-K KO derivační
Pravdivostní tabulka
Stav CLK J K Qt+1 funkce
1 0/1 X X Qt HOLD
2 0 0 Qt HOLD
3 0 1 0 RESET
4 1 0 1 SET
5 1 1 TOGGLE
NEXT: STAVOVÝ DIAGRAM J-K37
tQ
J-K KO derivační
Diagram stavů
Q=0 Q=1
K=0,J=1K=1,J=1
K=1,J=0K=1,J=1
K=0,J=1K=0,J=0
K=1,J=0K=0,J=0
38NEXT: ČASOVÝ DIAGRAM J-K
J-K KO derivační
Časový diagram
NEXT: PRINCIP T39
J-K KO derivační
T KO derivační
J K Qt+1 funkce
0 0 Qt HOLD
0 1 0 RESET
1 0 1 SET
1 1 TOGGLEtQ
Pokud je na vstupu 1, tak se překlopí. Výstup se změní pouze v době náběžné hrany na
vstupu CLK (podle hodnot na vstupech), jinak si pamatuje minulý stav.
Změna může proběhnout jen v krátkém čase, jinak se KO rozkmitá.
NEXT: POPIS T40
T KO derivační
Vstupy a výstupy T – toggle (řídící vstup) CLK – clock (synchronizační vstup) Q - výstup
NEXT: FUNKCE T41
=
Funkce Je-li T=1 výstup Q se invertuje v době
nástupné hrany signálu CLK. Jinak je KO uzavřen a na výstupu je minulý
stav. Pravdivostní tabulka
Stav CLK T Qt+1 funkce
1 0/1 X Qt HOLD
2 0 Qt HOLD
3 1 TOGGLE
NEXT: ČASOVÝ DIAGRAM T42
tQ
T KO derivační
Diagram stavů
Q=0 Q=1
T=1
T=1
T=0T=0
43NEXT: ČASOVÝ DIAGRAM T
T KO derivační
Časový diagram
44NEXT: SHRNUTÍ KO
T KO derivační
Shrnutí klopných obvodů
R-S
S R Qt+1 funkce
0 0 Qt HOLD
0 1 0 RESET
1 0 1 SET
1 1 ?
D
D Qt+1 funkce
0 0 STORE 0
1 1 STORE 1
J-K
J K Qt+1 funkce
0 0 Qt HOLD
0 1 0 RESET
1 0 1 SET
1 1 TOGGLEtQ
T
T Qt+1 funkce
0 Qt HOLD
1 TOGGLEtQ
45NEXT: DĚLENÍ KO PODLE POČTU STABILNÍCH STAVŮ
Dělení KO podle počtu stabilních stavů
Bistabilní
Monostabilní
Astabilní
46NEXT: BISTABILNÍ
Bistabilní klopný obvod
Má dva stabilní stavy, mezi kterými je možno jej libovolně přepínat
Používá se jako paměťový prvek
Dělení KO podle počtu stabilních stavů
47NEXT: MONOSTABILNÍ
Monostabilní klopný obvod
Má jeden stabilní stav.
Při přepnutí do nestabilního stavu se překlopí zpět do stabilního stavu. Po určitém čase.
Používá se jako zpožďovací prvek.
48NEXT: ASTABILNÍ
Dělení KO podle počtu stabilních stavů
Astabilní klopný obvod
Nemá žádný stabilní stav.
Neustále se překlápí mezi dvěma nestabilními stavy.
Používá se jako generátor impulzů.
49NEXT: KO Z ŘADY 7474
Dělení KO podle počtu stabilních stavů
Klopné obvody z řady 74XX7474
D KO řízený náběžnou hranou (der.)
Dvojice klopných obvodů D
Obvod má synchronní a asynchronní vstupy
50NEXT: 7474-VÝVODY
7474
Povolovací vstup CLK – CLocK (synchronizační vstup)Synchronní vstup D – Delay(řídící vstup)Asynchronní vstup PRE – PREset (nastavení) CLR – CLeaR (nulování)
51NEXT: SYNCH. A ASYNCH.VSTUPY
Synchronní vstup
Nastavuje KO jen v okamžiku nástupné hrany
Asynchronní vstup
Působí okamžitě, nezávisle na synchronizačním vstupu CLK
7474
52NEXT: PRAVDIVOSTNÍ TABULKA
Pravdivostní tabulkaStav PRE CLR CLK D Qt+1 funkce
1 0 1 X X 1 PRESET
2 1 0 X X 0 CLR
3 1 1 1/0/ X Qt HOLD
4 1 1 0 0 STORE0
5 1 1 1 1 STORE1
7474
53NEXT: 7473
7473
J-K KO řízený sestupnou hranou (der.)
Dvojice klopných obvodů J-K
Obvod má synchronní a asynchronní vstupy
54NEXT: 7473-VÝVODY
Povolovací vstup CLK – CLocK (synchronizační vstup)Synchronní vstup J – Jack(řídící vstup) K – Kilby (řídící vstup)Asynchronní vstup CLR – CLeaR (nulování)
7473
55NEXT: PRAVDIVOSTNÍ TABULKA
Pravdivostní tabulkaStav CLR CLK J K Qt+1 funkce
1 0 X X X 0 RESET
2 1 1/0/ X X Qt HOLD
3 1 0 0 Qt HOLD
4 1 0 1 0 RESET
5 1 1 0 1 SET
6 1 1 1 TOGGLEtQ
7473
56NEXT: KONEC
Konec