1 DRUHY DIGITÁLNÍCH INTEGROVANÝCH OBVODŮ Základním stavebním blokem digitálních systému je logický člen (hradlo). U daného typu logického členu je jeho logická funkce jednoznačně dána, ale jeho jednotlivé fyzické realizace se mohou i velmi podstatně lišit vnitřní strukturou a výrobní technologií. Nejstarší skupina logických obvodů je založena na využití struktur sestavených z bipolárních tranzistorů, které v sepnutém stavu pracují v saturaci nebo na mezi saturace - DTL diodově tranzistorová logika, -TTL tranzistorově tranzistorová logika, - CMOS využití tranzistorů řízených polem - IIL integrovaná injekční logika, - včetně rychlých a Schottkyho variant.
Transcript
1
DRUHY DIGITÁLNÍCH
INTEGROVANÝCH OBVODŮZákladním stavebním blokem digitálních systému je logický člen (hradlo).
U daného typu logického členu je jeho logická funkce jednoznačně dána, ale jeho jednotlivé fyzické realizace se mohou i velmi podstatně lišit vnitřní strukturou a výrobní technologií.
Nejstarší skupina logických obvodů je založena na využití struktur sestavených z bipolárních tranzistorů, které v sepnutém stavu pracují v saturaci nebo na mezi saturace
- DTL diodově tranzistorová logika, -TTL tranzistorově tranzistorová logika, - CMOS využití tranzistorů řízených polem- IIL integrovaná injekční logika, - včetně rychlých a Schottkyho variant.
2
3
4
5
• Nejčastěji používané technologie • AC, ACT, AHC, AHCT, ALVC, AUC, AUP, AVC, FCT, HC, HCT, LV-A,
odpovídající část vstupní charakteristiky má přibližně přímkový charakter se směrnicí iVST/uVST 1/R1
Vstupní charakteristika iVST(uVST)
12
1 2 3 4 5 V-1 0
2 mA
1
-1
-2
-3
-4
-5
-6
-7
uvst
ivst
zvyšování vstupního napětí
tranzistor T2 se začíná otvírat, protože do jeho báze začíná vtékat proud
při iVST = 0 mA veškerý proud rezistorem R1
teče do báze T2
T2 a T3 v saturaci, uB2=(1,3 až 1,5) V
T1 přechází do inverzního režimu, při iVST = 0 mA bude mezi C a E minimální napětí, pro UT 25 mV, N = 0,98 bude uCES1 -0,5 mV
N
T
E
ETces U
h
hUu
1ln
1ln
21
211
rozhodovací (prahové) vstupní napětí je 1,3 až 1,5 V
13
1 2 3 4 5 V-1 0
2 mA
1
-1
-2
-3
-4
-5
-6
-7
uvst
ivst
další zvyšování vstupního napětí
proud T1: iVST i.iB1 = i(UC-3uBE)/R1 = 18 A
při dalším zvyšování vstupního napětí se proud téměř nemění, až při napětí 7 až 8 V dochází k průrazu přechodu emitor-báze T1, při kterém musí být vstupní proud omezen na 1 až 3 mA
proto maximální vstupní napětí udává výrobce 5,5 V.
14
1 2 3 4 5 V-1 0
2 mA
1
-1
-2
-3
-4
-5
-6
-7
uvst
ivst
záporná vstupní napětí
až do –0,7 V lineární tvar charakteristiky
zápornější napětí => otvírá se dioda DA, resp. DB a spolu s otevřeným T1 určuje tvar charakteristiky
maximální velikost vstupního proudu je omezena z důvodu ztrátového výkonu na 10 až 15 mA
15
uVÝST = 0 pro kladná napětí
T3 nasycen, charakteristika iC3(uCE3) určuje průběh výstupní charakteristiky logického členu
malé výstupní proudy: uVÝST = uCES3 0,1 Vpři zvyšování výstupního proudu roste výstupní napětí
RVÝST je určen odporem nasyceného tranzistoru T3 (10 až 15 )
iVÝST 140 mA přechází T3 z nasyceného do aktivního režimu => výstupní napětí prudce vzrůstá
1 2 3 4 5 V-1 0
-10
uvýst
ivýst
-20
-30
-40
-50
10
20
30
40
50 mA
stav 1
na výstupu
stav 0
na výstupu
Výstupní charakteristika iVÝST(uVÝST)
16
uVÝST = 0 pro záporná napětí
v oblasti záporných napětí závisí průběh charakteristiky na vlastnostech substrátové diody mezi kolektorem T3 a společným vodičem
1 2 3 4 5 V-1 0
-10
uvýst
ivýst
-20
-30
-40
-50
10
20
30
40
50 mA
stav 1
na výstupu
stav 0
na výstupu
17
při dalším snižování se T4 dostává do aktivního režimu a RdVÝST klesá z M na 70 až 80
1 2 3 4 5 V-1 0
-10
uvýst
ivýst
-20
-30
-40
-50
10
20
30
40
50 mA
stav 1
na výstupu
stav 0
na výstupu
stav pro logickou 1 na výstupuvýstupní charakteristika je určena charakteristikou tranzistoru T4
při velkých výstupních napětích teče výstupem minimální kladný proud , iVÝST ≈ 40 μA T4 je uzavřen
při uVÝST = (3,3 až 3,5 V) → iVÝST = 0 mA zbytkový proud tranzistoru T4 se kompenzuje z T3
v oblasti menších výstupních napětí je T4
v nasyceném stavu a RdVÝST 160 zkratový proud
při uVÝST < 0 V se opět uplatňuje substrátová dioda na výstupu
18
Převodní charakteristika TTL uVÝST(uVST)
tvar charakteristiky:- velikost napájecího napětí- charakter připojené zátěže - pracovní teplota obvodu
šrafování vyznačuje zakázané oblasti, do kterých pro daná vstupní napětí (uVSTL < 0,8 V a uVSTH
> 2 V) nesmí výstupní napětí uVÝST
zasáhnout
1 2 3 4 5 V
uvst
0
1
2
3
4
5 Vuvýst
19
Čtyři typické oblasti:a) malá vstupní napětí (0,6 až 0,8 V) → uVÝSTH = 3,3 až 3,7 V
1 2 3 4 5 V
uvst
0
1
2
3
4
5 Vuvýst
c) při uVST 1,3 V se začíná otevírat i výstupní tranzistor T3 a poněvadž je připojen paralelně k rezistoru R3 a jeho vstupní odpor RVST klesá, zvětšuje se zesílení T2 úměrně poměru - R2/(R3||RVST3), charakteristika je velmi strmá
b) při zvětšování uVST se otvírá T2 a jeho napěťové zesílení –R2/R3 -1,4 udává přibližně sklon převodní charakteristiky v oblasti klesajícího uVÝST
d) další zvětšování uVST způsobí rychlý pokles výstupního napětí na hodnotu saturačního napětí výstupního tranzistoru T3, na výstupu členu je typické napětí uVÝSTL ≈ 0,2 V
20
rychlá změna uVÝSTL
při zpětném snižování vstupního napětí v okolí uVST ≈ 1,3 V je dynamickým jevem, kdy se tranzistor T4 otevírá dříve, než stačí přejít tranzistor T3 ze stavu nasycení do stavu zahrazení, po určitou dobu tedy vedou tranzistory T3 a T4 současně a výstupním obvodem protéká zkratový proud,
vrcholová hodnota zkratového proudu dosahuje u standardní řady TTL 54/74 TTL až 25 mA,
doba trvání tohoto proudového impulsu závisí na velikosti kapacitní zátěže výstupu a strmosti hrany budicího vstupního napětí
21
Dynamické parametry
obvodů TTL udává výrobce nepřímo, a to pomocí typických časových zpoždění reakce výstupu logického členu při skokové změně logické hodnoty vstupního signálu
např. pro řadu TTL udává výrobce TI dobu zpoždění reakce (zdržení) logického členu při přechodu z úrovně L na úroveň H hodnotou
tPLH < 22 ns
a při přechodu z úrovně H na úroveň L hodnotou tPHL < 15 ns
22
Další varianty obvodů TTL
vyvinuty s cílem:- buď zmenšit příkon,- nebo zmenšit zpoždění signálu,- nebo v optimálním případě zmenšit i příkon i zpoždění.
tak vznikly v řadě 54/74 varianty L, LS, ALS, H, S, AS, z nichž dnes mají největšíuplatnění moderní zdokonalené varianty ALS a AS
podstatné omezení rychlosti obvodů TTL vyplývá z časového zpoždění, které jenutné pro přechod tranzistoru z nasyceného stavu do stavu zahrazení
rychlé logické obvody TTL proto používají ke zvýšení rychlosti Schottkyhotranzistory, což jsou tranzistory, mající mezi kolektor a bázi připojenu Schottkyhodesaturační diodu, která zabraňuje přechodu tranzistoru do nasycení
23
R1
2K8
R2
900R
R4
250R
R3
500R
R4
50R
R5
3K5
T1
T2
T6
T3
+ 5 V
T5
T5
74S00
Y
A
B
DB
DA
• rychlost členu je zvýšena zmenšením odporu jeho pracovních rezistorů
• jiná konfigurace výstupního obvodu pro 1 (vlivem T4, T5 v Darlingtonově dvojici se snižuje výstupní dynamická na hodnotu asi 10 při výstupním signálu
• náhrada rezistoru R3 aktivním obvodem s T6 a R3, R4 (tento obvod urychluje otevírání tranzistoru T3, omezuje přesycování báze T3 nadměrným proudem, je-li T3 otevřen, zlepšuje teplotní chování obvodu, neboť snižuje závislost dynamických parametrů na teplotě a zlepšuje tvar převodní charakteristiky)
24
R1
37K
R2
50K
R5
2K8
R6
5K6
R3
14K
R4
5K
R7
50R
T1A
T1B
T2
T6
T3
T7
T5
T4
D1A
D1B
D2B
D2A
+ 5 V
B
A
Y
Vnitřní zapojení obvodu 74ALS00
25
Výkonnost logických hradel TTL
td průměr časové zpoždění
Pd příkon na jeden člen
fm maximální kmitočet
26
Digitální integrované obvody IIL
Integrovaná injekční logika IIL (Integrated Injection Logic) využívá k proudovému buzení bipolárních spínacích tranzistorů injekci minoritních nosičů proudu do báze pomocí injektoru tvořeného tranzistorem PNP a nikoliv klasického buzení ze zdroje napájecího napětí přes sériový rezistor. Tím značně klesá ztrátový výkon a tedy i potřebný příkon obvodu a současně se podstatně zvyšuje počet součástek, které lze na čipu téže plochy integrovat.
XY
YY
Y
T2
T1
IN
INJ
1 YYYY
X
Kolektor injekčního tranzistoru T1 je spojen s bází vícekolektorového tranzistoru T2, báze tranzistoru T1 je současně emitorem tranzistoru T2. Emitor tranzistoru T1 (laterální tranzistor PNP) slouží jako injektor nosičů náboje. Difuzí se minoritní nosiče dostávají do kolektorového obvodu tohoto tranzistoru a tím i do báze tranzistoru T2
(vícekolektorový tranzistor NPN).
27
Základní logickou funkcí obvodu je inverze logického signálu z jednoho společnéhovstupu (báze T2) na několik výstupů (kolektory T2). Požadované další logické funkcese u obvodů IIL vytvářejí vhodným spojováním jejich výstupů podle pravidelBooleovy algebry.
Příklady spojování elementárních spínacích obvodů IIL pro získání logických funkcíNAND a NOR. Je zde schematicky naznačeno spojení dvou elementárních členů provytvoření klopného obvodu typu RS.
1
1
Q
Q
S1
S2
S3
R1
R2
R3
1
1
A . B = A + B
A
B
1
1
1
A
B
AB
A.B
a b c
28
Ztrátový výkon (a tedy i nutný příkon) je u obvodů IIL velmi malý. Velikost napájecího proudu určuje dobu zpoždění signálu při průchodu hradlem.
Závislost mezi proudem IN a výsledným zpožděním je pro normalizovanou hodnotu zpoždění tpd/tpd0. Vztažná hodnota zpoždění je přibližně tpd0 = 10 až 20 ns.
0,001 0,01 0,1 1 10 100 1000 A
0,1
1
10
100
1000
10 000
100 000
IN
pd0
pd
t
tProtože vstupní napětí injektoru jepřibližně konstantní, uINJ 0,85 V (jeto úbytek napětí uEB1 na propustněpólovaném přechodu EB tranzistoruT1), bude příkon jednoznačně dánprůměrnou hodnotou napájecíhoproudu IN injektoru. U čipů připadána jeden z n logických členůprůměrný proud IN/n.
29
Převodník TTL/IIL
R1
10K
R2
10K
T
D
uVST
TTL
uVÝST
IIL
30
Logické obvody v technologii ECL
R1
290
R2
300
R31K18
R 41K5
R51K5u
11u
12u
13
UR
(- 1,175 V)
u21
(NOR)
u22
(OR)
UEE = - 5,2 V
T11
T12
T13
T2
T3
T4
R82K36
R62K
R7300
T 5
UR
- 1,175 V
D 1
D 2
UEE = - 5,2 Vba
ECL (emitter-coupled logic),bipolární tranzistory aktivní oblasti jako řízené přepínače proudu → vyšší rychlost,
OR
–5,2 V
logická funkce OR,malá výstupní dynamická impedance přibližně 2 až 8,výstupní signály navzájem inverzní,stabilní referenční stejnosměrné napětí UR = -1,175 Vnapájecí napětí logických obvodů ECL UEE = -5,2 V
2 až 8
31
ECL - v několika typových řadách, které se značně liší odpory rezistorů, větší odpory - menší potřebný příkon, menší rychlost a naopak
logické operace NOR nebo OR.
0- 0,5 V- 1,0 u1
Hm
ax
u1
Hm
in
u1
Lm
ax
UR
- 1,5- 5,0 Vu1L
min
- 5
,2 V
- 1
,32
5 V
- 1
,17
5 V
- 1
,02
5 V
- 0
,69
0 V
- 0,700 V
- 0,850 V
- 1,175 V
- 1,500 V
- 1,800 V
u2Hmax
u2Hmin
u2Lmax
u2Lmin
UR
- 1,0 V
- 1,5 V
- 1,5 V
u2
u1
NOR
u1L
min
u1L
ma
x
UR
u1H
min
u1H
ma
x
- 5,0 V - 1,0 - 1,0 - 0,5
u1
0
- 0,5 V
u1Hmax
u2Hmax
UR
u2Lmax
u2Lmin
- 1,0 V
- 1,5 V
- 2,0 V
u2
OR
šrafování vyznačuje toleranční oblasti, v nichž se může vyskytnout hodnota výstupního napětí u2 pro dané povolené hodnoty vstupního napětí u1; jmenovité hodnoty přitom jsou u2L = -1,58 V a u2H = -0,76 V
32
typické vlastnosti komplementární technologie CMOS:
- původně navržena pro zařízení s omezenými kapacitami napájecích zdrojů,
- velký rozsah napájecích napětí,
- jednoduché napájení,
- velmi malý příkon ve statickém režimu
- velká šumová imunita, která se zvětšuje se zvětšujícím se napájecím napětím,
- velký logický zisk,
- relativně malé časové zdržení při přenosu ze vstupu na výstup (u obvodů HCMOSsrovnatelné s obvody ALS TTL),
- velký rozsah pracovních teplot,
- ochrana všech vstupů a výstupů proti přepětí
standardní řada obvodů 4000/4500 a 14000.
Logické obvody v technologii CMOS
33
Základní invertor v technologii CMOS
dva tranzistory pracující v obohacovací módu činnostiT1 – vodivostní kanál typ NT2 – vodivostní kanál typ P
při uVST = H nebo L je klidový proud velmi malý (nA)
diody slouží jako ochrana proti vlivům statické elektřiny a proti přepólování
rozsah napájecích napětí 3 až 18 V (řada 4000/4500)
Ošetření nezapojených vstupů
• Nepoužité vstupy nesmí zůstat nezapojeny
• Připojují se na trvalou log. Úroveň– Log „H“ – NAND a AND
– Log „L“ – OR a NOR
• Nepoužité vstupy můžou být také spojeny
s dalším vstupem– Nedoporučuje se pro high-speed design
– Spojením vstupu zvyšujeme jejich kapacitu
35
Tvar těchto charakteristik je podmíněn postupným přechodem tranzistoru T1 z aktivní oblasti jeho výstupních charakteristik (vějířovitě se rozbíhající soustava charakteristik v okolí počátku souřadnic, vyznačujících se velkou strmostí) přes oblast proudové saturace (téměř přímkové charakteristiky, prakticky rovnoběžné s osou napětí) do stavu zahrazení (charakteristika splývající s osou napětí -tranzistorem teče jen zbytkový proud) a souběžně probíhajícím přechodem tranzistoru T2 ze stavu zahrazení přes oblast saturace do aktivní oblasti.
Oba tranzistory pracují s obohacením, při nulovém napětí hradla G tranzistoru vzhledem k jeho emitoru S je tranzistor uzavřen.
K otevření tranzistoru s kanálem typu N je třeba přivést na jeho hradlo kladné napětí UGSN převyšující jeho prahové napětí UPN.
Tranzistor s kanálem typu P se otevírá záporným napětím hradla vzhledem k jeho emitoru UGSP , toto napětí musí být zápornější, než prahové napětí tranzistoru UPP.
Převodní charakteristika CMOS
36
2 4 6 8 10 12 14 V
2
4
6
8
10
12
14 V
0
uI
uO
UDD
= 15 V
UDD
= 10 V
UDD
= 5 V
TTL
uO(u
I)
Převodní charakteristika pro různá napájecí napětí
37
UC = 15 V
UC = 10 V
UC = 5 V
2 4 8 10 12 14 16 18 V
2
4
6
8
10
12 mA
uI
iD
0
Proudový odběr hradla v závislosti na vstupním napětí
38
Překrytí úrovní vstupních a výstupních napětí pro přípustné hodnoty napájecích napětí
2 4 6 8 10 12 14 16 V
2
4
6
8
10
12
18 V
16
14
UDD
UDD
- 0,01
H
0,7UDD
nedef.
0,3UDD
L
0,01 V0
UDD
uO
39
21xxy
x1
x2
+ UN
21xxy
x1
x2
+ UN
a b
Zapojení hradel a) NOR a b) NAND
40
41
Digitální integrované obvody řady 54HC/74HC a 54HCT/74HCT
konstruovány tak, aby mohly přímo nahradit obvody TTL a bez problému s nimi spolupracovat
vyrobeny technologií CMOS
napájecí napětí UCC = 2 až 6 V
bez potíží je lze budit obvody CMOS i TTLzaručované výstupní napětí obvodů TTL uOH > 2,4 V však nebude stačit pro vybuzení obvodu CMOS při UCC = 5 V uIH > 3,5 V, je nutné použít pomocný rezistor s odporem kolem 10 k připojený mezi vstup a +5 V
příkon obvodů 74HC je významný především v dynamickém provozu,
ve statickém režimu je příkon v průměru 10 µW pro elementární hradlo,
změna teploty - vliv na příkon obvodu: při zvýšení teploty z 25 °C na 85 °C se napájecí proud při UCC = 6 V zvětší z 2 µA na 20 µA (příkon se zvětší z 12 µW na 120 µW)
další zvýšení na maximální přípustnou teplotu 125 °C se projeví napájecím proudem 40 µA a odpovídajícím ztrátovým výkonem 240 µW
43
Digitální integrované obvody FACT řady 74AC a 74AHC
napájecí napětí UCC = 2 až 6 V
74AC představují skupinu rychlých obvodů CMOS se vstupními úrovněmi CMOS a posílenými výstupy CMOS (až 24 mA)
74ACT přestavují skupinu rychlých obvodů CMOS, ale jsou upraveny tak, aby při UCC = 5 V mohly přímo pracovat s obvody TTL
2 4 6 V0
- 0,2
- 0,1
0,1
0,2 mA
uI
iI
uI(i
I)
vstupní proud v rozmezí vstupních napětí 0 až UCC typicky 1 A, mimo toto rozmezí vzrůstá vlivem ochranných diod
obvody FACT mají doby zpoždění stejné jako obvody ALS TTL
44
ZÁSADY NAVRHOVÁNÍ DIGITÁLNÍCH
OBVODŮ A SYSTÉMŮ
praktické zkušenosti,
pochopením fyzikální podstaty jevů v jednotlivých stavebních prvcícha jejich vzájemných interakcí
→ ukáží, které obvykle doporučované aplikační zásady je nutné v dané situaci
dodržet a které lze obejít, popř. které vlastnosti obvykle uváděné jakonevýhodné je možné s výhodou využít k dosažení potřebného efektu.
Jde především o aplikační zásady pro následující případy:
1. hazardy
2. připojování vstupů digitálních obvodů,
3. připojování výstupů digitálních obvodů,
4. spoje a přenos signálů,
5. obecné aplikační zásady,
45
Hazardy v kombinačních logických obvodech
Vznik hazardu - v důsledku časového zpoždění při průchodu signálu logickými členy vzniknou na výstupu obvodu při změnách vstupních signálů přechodné jevy ve tvaru impulsů (parazitní impulsy, glitch).
Hodnota časového zpoždění (zdržení) v logických členech závisí na teplotě, napájecím napětí apod. jistý prvek náhodnosti v tom, zda ke vzniku uvedených impulsů, podmíněnému kombinací vhodných hodnot zpoždění, skutečně dojde nebo ne.
Podle toho, zda se mění vstupní veličiny vzniká:• statický hazard,• dynamický hazard.
Hazardní stavy negativně působí i v sekvenčních obvodech:mohou způsobit, že na ně zareagují jen některé (rychlejší) obvody, jiné (pomalejší) na ně zareagovat nemusí a systém se tak může dostat do nepředvídatelných stavů.
Základní pojmy
46
Očekávaný výstupní signál má mít stálou úroveň, ale při změně sledované vstupní veličiny může vlivem časových zpoždění v obvodu na výstupu vzniknout parazitní impuls opačné úrovně.
Vznik parazitního impulsu při statickém hazardu
KLO -
KLO -
KLO
a af ( )
a f ( )
f ( ) a
a
af ( )
1
2
1 1
2 2
3
a1
f ( )
a f ( )2
1
2
47
Při změně vstupní veličiny očekáváme změnu veličiny výstupní. Je-li v obvodu dynamický hazard, může se odezva výstupní veličiny skládat z většího lichého počtu změn, tj. k očekávané změně se přidá ještě jeden (nebo i více) parazitních impulsů.
Vznik parazitního impulsu při dynamickém hazardu
a
af ( )
a
af ( )
KLO a f ( )
f ( ) a1
24
KLO - 1 1
KLO - 2 2
KLO - 3 3
a f ( )3
a f ( )
f ( ) a1
2
a f ( )3
48
Kombinační obvody s dvoustupňovou strukturou NAND-NANDa NOR-NOR
a
a'
y
1
&
a
a'
y
a
a'
y
1
1
a
a'
y
a( )
b( )
Pro NAND vzniká při hazardu parazitní impuls úrovně L při klidové úrovni H,u zapojení se členy NOR je tomu naopak.
49
Vyšetřování hazardů
Zakreslíme-li vyšetřovanou funkci do Karnaughovy mapy, můžeme v ní hazardy lehce poznat.
Obecně mohou vznikat parazitní impulsy u těch přechodů, kde se v mapě dotýkají dvě sousední smyčky, přičemž tento dotyk není překryt další smyčkou tytohazardy se odstraní doplněním smyček, které tyto dotyky překrývají.
logická funkce:
dcabay
Příklad:
a a'
y
1
&
&
1
&
b
c
d
Parazitní impuls zde vzniká při změně proměnné a, je-li hodnota y = 1způsobována buď jedničkovou hodnotou součinu a.b nebo , ne však hodnotou proměnné d.
ca
50
Doplnění mapy o konsensus zavede do mapy
smyčku, která tento přechod překrývá. Tento doplňkový součin neobsahuje proměnnou a, takže svou jedničkovou hodnotu drží i při změně této proměnné.
0 1 23
4 5 67
8 9 AB
C D F E
ab
c
d
II
I
I
I
I
I
I I
I
I
I
cbdcabay
Zcela podobnou úvahou bychom mohli rozebrat příčiny a způsob odstranění hazardů v zapojeních s obvody NOR.
b . c
51
způsobem uvedeným v příkladu za cenu poněkud větší složitostizapojení, podmínkou je použití dvoustupňového zapojení NAND-NANDnebo NOR-NOR složeného ze základních kombinačních logických obvodů,
výstupní signály využíváme až po uplynutí určité doby po změněvstupních proměnných, kdy již dojde k jejich ustálení, takovévzorkování je typické pro synchronní sekvenční systémy,
hazardy můžeme připustit, pokud jsme si jisti, že nemohou způsobitnepříjemnosti,
v nejvyšší nouzi je možno použít filtru RC s charakterem integračníhočlánku; toto řešení však nepatří k těm, která lze obecně doporučit, a můžebýt příčinou jiných problémů souvisejících s prodloužením hran taktoupravených signálů.
Potlačení hazardů
Je nutné dodržet požadované napěťové úrovně vstupních signálů.
Při větších vstupních proudech některých logických obvodů (až iIL = 2 mA u STTL) respektovat také omezení velikosti vnitřního odporu zdroje signálu.
Je třeba respektovat minimální přípustnou strmost hran vstupního logického signálu (např. limit 1 V/µs pro běžné obvody TTL a až 1 V/s pro obvody s hysterezní převodní charakteristikou).
V případě vstupů digitálních obvodů jde především o následující aplikačnízásady:
Platí zásada neponechávat nevyužité vstupy logických obvodů TTL nepřipojené připojíme nevyužitý vstup na zdroj napětí definované úrovně L nebo H tak,aby nebyla narušena logická funkce ošetřovaného obvodu.
U standardních obvodů TTL se vstup vyhodnocuje jako by byl nastaven na úroveň H, ale má v tomto případě velmi nízkou odolnost proti rušení.
U požadavků na rychlost odezvy těchto obvodů se může projevit zpoždění způsobené nabíjecím procesem, vázaným na parazitní kapacitu nepřipojeného vstupu (u obvodů TTL 1 ns na každý nepřipojený vstup).
A
B
C
D
TA TB TC TD
TA
’
TB
’
TC’
TD’
UCC
Y = ABC
Obvody CMOS - vysoká vstupní impedance (typicky 1012 ) do nepřipojených vstupů se snadno indukujerušivý signál.
Nevyužité vstupy se připojují na UCC, na společný vodič nebo na použitý vstup, jinak výstup může mít nedefinovanou úroveň nebo se několikanásobně zvýšíproudový odběr z napájecího zdroje.
Volba kam připojit nevyužitý vstup není zcela libovolná - dá se jí ovlivnit i zatížitelnost výstupu obvodu.
Připojením nevyužitých vstupů k použitým se patřičně zvětšuje proudová zatížitelnost výstupu (zvětšuje iOH u členů NAND a iOL u členů NOR) z výstupu vícevstupových hradel lze budit i větší zátěže.
Připojování vstupů nevyužitých logických obvodů
Pokud na desce s plošnými spoji zůstane nevyužit jeden nebo dokonce více logických členů je vhodné připojit vstupy těchto nevyužitých obvodů na takovou úroveň, aby spotřeba těchto obvodů byla minimální.
Např. hradlo TTL NAND má proudovou spotřebu asi 1 mA při výstupní úrovni H a spotřebu asi 3 mA při výstupní úrovni L je vhodné vstupy nevyužitých obvodů NAND připojit na zem (ušetříme 2 mA na každý logický člen).
U nevyužitých logických obvodů CMOS jsou takové úvahy zbytečné. Vždy je alespoň jeden z řetězce spínacích tranzistorů zahrazen - obvodem teče jen nepatrný klidový proud a logické členy (pokud pracují) ve statickém režimu mají zanedbatelně malý příkon.
Přizpůsobování napěťových úrovní
Signály přiváděné na vstupy logických obvodů jsou dodávány z obvodů, jejichž výstupní signál může mít jiné úrovně H a L, než jaké jsou potřeba k buzení vstupů daných logických obvodů.
• Signály s větším rozkmitem obvykle stačí okrojit (a)• Signály, které nemají dostatečnou velikost předběžně zesílit (b)• Signály ležící v jiné napěťové oblasti nutno přesunout do požadované
oblasti a popř. ještě dále upravit (c).
R1
10K
R2
820R
R3
1K 1
+ 5 V
- 5 V
H
L
- 5 V
0 V
- 0,7 V
+ 5 V
T
1
R
D1
D2
0 V
U > UC
H
L
R
1U1 < 0
U > UC H
L- 0,7 V
UZD
< 5 VR1
R2
R3
1
T
D
+ 5 V
U1 < 0
U > UC
UC
0 V
H
L
a b cR < (uIL - U1)/iIL
Vzájemné propojení obvodů TTL a CMOS
1 &
R10 … 100K
UC = 5 V
(7407, 7417) (4011)
TTL à CMOS
1 1
R10K
(4001)(7402)U
DD = U
C = 5 V
TTL à CMOS
=1 1
R27K
T
UC = 5 VUDD > 5 V
(4030) (KC 508) (7404)
CMOS à TTL
1 1
(4001) V12
DD£U UC = 5 V
T
(BC 177) (7404)
CMOS à TTL
Logické obvody CMOSuIL < 0,3 UDD (tj. pro UDD = 5 V je požadováno uIL < 1,5 V)uIH > 0,7 UDD až 0,8 UDD (pro UDD = 5 V tedy uIH > 3,5 až 4 V)
Logické obvody TTLvýstupní napětí uOL < 0,4 až 0,5 V a uOH > 2,4 až 2,7 V
Z hlediska návrhu nejčistší řešení tohoto problému poskytují obvody CMOS ve verzích HCT a ACT jejichž vstupní napětí uIL, uIH jsou v tolerancích platných pro obvody TTL.
Vazba CMOS na TTLObvody CMOS řady 4000/4500 mají malou proudovou vydatnost, proto je nutné použít:
• buď výkonové CMOS 4049, 4050,
• nebo CMOS řady HC, HCT, AC a ACT, které se vyznačují velkouproudovou vydatností výstupů a na druhé straně aplikací obvodů TTL v řadách LS, ALS a AS, jejichž vstupní proudy jsou značně redukovány ve srovnání se staršími řadami.
Zpracování signálů mechanických kontaktů logickými obvody
Patří sem různé spínače, přepínače, tlačítka, relé, klávesnice apod.
Výstupní signál logického členu s mechanickým kontaktem může být v okamžiku zapnutí nebo vypnutí kontaktu doprovázen po dobu až několika milisekund zákmity (mechanického původu), které se dostávají na vstup připojených logických obvodů a pronikají do nich, což může mít nežádoucí důsledky
v kritických případech je nezbytné signál z mechanických kontaktů ošetřit speciálními obvody.
V nejjednodušším případě použijeme za spínačem integrační článek RC k časovému překlenutí přechodného děje při zapnutí nebo vypnutí kontaktu ( ms). Výstupní napětí členu RC se zpracovává invertorem s s hysterezíhysterezí.
&
&
4K7 4K7
+5 V
Q
Q
74AS00
H
L
1
1
Q
Q
7404
H
L
R2
390RC
R1
1K
Q
+5 V
74132
1
1
1K
1K
+5 V
Q
Q
NUL
H
L
T
ALS1005a b
c
d
Zpracování signálů mechanických kontaktů logickými obvody CMOS
zásady ošetřování signálů dodávaných z kontaktových logických členů jsou pro obvody CMOS obdobné jako u jiných technologií:
1
1
R2
100KR1
100K
Q
Q
74HC024001S1
S2
UDD R
S
1
R2
1 M
R1
100K
C1
100n
74ACT14
CMOS
UDD
(0 V)
0 V(UDD)
? dimenzování dvojbranu R1R2C1
? překlápění klopného obvodu,? vliv opakovaného stlačení téhož tlačítka,? zákmity při spínání tlačítka, přechodné
děje
Výstupy digitálních obvodů
je třeba dodržet mezní hodnoty výstupních napětí a proudů,
při buzení dalších logických obvodů ze sledovaného výstupu nesmíme překročit povolené zatížení výstupu, které se udává logickou zatížitelností N,
logická zatížitelnost určuje největší počet logických vstupů, které můžeme z daného výstupu budit (např. z hradla 7400 (N = 10) můžeme dodávatvýstupní logický signál do deseti vstupů logických obvodů TTL),
přepočtem N.iVST snadno můžeme zjistit povolené hodnoty výstupních proudů.
1
R
RZ
7400
iZ > 0,4 mA
+ 5 V proud iRH = (UC - uVÝSTH)/R se přičítá k výstupnímu proudu -iVÝSTH logického obvodu.
při změně výstupní úrovně na L poteče výstupem IO proud iVÝSTL = iRL = (UC - uVÝSTL)/R
iRL – iVÝSTLmax
R ≥ (UC - uVÝSTL)/|iVÝSTL max|
Pro TTL s logickou zatížitelností N = 10 je R 300 a pro výkonové obvody s N= 30 je R 100. Přídavný proud iRH je pak až 8,6 mA popř. až 26 mA
&
R
P
R
+ 5 V
RZ
iC
iB T1
UP
TTL(N < 10)
7400 KF508 budicí proud iB ≈ iC/h21e je dodáván do báze T1
z výstupu logického obvodu R ≈ (uVÝSTH - uBE)/iB ≈ (1,7 V)/iB
uvažujeme-li uVÝSTH 2,4 V a uBE 0,7 V ,pak Rp (UC - uVÝSTH)/iB (2,6 V)/iB
Proud iB l ze kompenzovat pomocí proudu rezistorem Rp tak, že výstup logického obvodu k tvorbě proudu iB prakticky nepřispívá.
Spínání velkých proudů
protože uVÝSTH uBE2s + uBE3s 0,7 V + 2,4 V = 3,1 V, není při provozu nikdy překročeno dovolené výstupní napětí logického členu, i když je rezistor R1 napájen ze sběrnice +30 V,
tranzistory T1 a T2 musejí být vybrány s ohledem na dostatečnou proudovou vydatnost a na předpokládané provozní napětí,
&
R1
(1K8) RZiB
iB <= 8A
T1
T2
7403 BC 211UP > 0
KU 606(30 V)
1
R
10K
RZ
+ U
TKUN 05
74HCU04
R1 (Up – uBE1s – uBE2s).h21e1s.h21e2s/i
Ovládání výkonových zátěží obvody CMOS při aktivní úrovni H
&
R10K
DKY 130
T1
KF 508T
2
74HCT08(4081)
A 0,5£ I
U
Re
&
R1
R2
74HCT08
(4081)
D
ID
UD
U
T
LOGICKÝSIGNÁL
!! proudová zatížitelnost hradla CMOS, napětí logické úrovně,
!! k dosažení proudové slučitelnosti je použita pro zapínání budicí cívky relé Re Darlingtonova dvojice tranzistorů T1 a T2,
!! proč dioda ??
Buzení výkonové zátěže při aktivní úrovni L
&
D
Re
+ 5 V7437
1
R1
80R R2
270R
Ž3 V/50mA
+ 5 V74ALS05
1
R1
10K
R2
UDDU~
iG
ZÁTĚŽ
74HC02
& R1
R2
10K
RZ
UC = + 5 V7400
iZ
UN
< 0 V
iB
a b
c d
Spoje a přenos signálů
Při přenosu signálu používáme v zásadě dva typy přenosových vedení:
1. nesymetrická (jeden vodič je uzemněn),2. symetrická (rozdílová).
Volba vhodné konstrukce vedení závisí i na požadovaném druhu přenosu:
Indukcí rušivého signálu vzniká z vnějších zdrojů šum uŠ a ve společném vodiči existuje mezi oběma konci vedení potenciální rozdíl uZEM.
Vstupní napětí přijímače je dáno superpozicí uK = uV + uZEM – uŠ.
Model nesymetrického vedení
nesymetrické vedení - konstrukčně jednoduché, neboť každá signálová cesta je tvořena jedním vodičem, přičemž signál je vztažen ke společnému vodiči (zemi)
rVÝST r
vst
RK
uV
uK
uŠ
uZEM
DVÝST
DVST
ui
VYSÍLAČ PŘIJÍMAČ
symetrické vedenívyužívá k přenosu signálu rozdílový signál dvou vodičů, které jsou buzeny symetricky vůči společnému vodiči, jenž se na přenosu signálu nepodílí,
vedení je buzeno z vysílače se dvěma komplementárními výstupy, přijímač pracuje jako rozdílový zesilovač (komparátor),
rušivé napětí uŠ se indukuje do obou signálových vodičů a působí jako souhlasné napětí, jímž je podložen přenášený signál,
rušivé napětí uZEM rozdílu zemních potenciálů společného vodiče působí rovněž jako souhlasné napětí na vstupech přijímače
uŠ
uZEM
DVÝSTD
VST
ROZDÍLOVÝ
VYSÍLAČ
uŠ
SYMETRICKÉ
VEDENÍ
ROZDÍLOVÝ
PŘIJÍMAČ
SPOLEČNÝ
VODIČ
Model symetrického vedení
Dosažení velkého odstupu signálu od šumu
1. použít stíněné vodiče k potlačení přeslechů,
2. zvětšit úroveň výstupního signálu vysílače,
3. zmenšit odpor společného vodiče a tím minimalizovat napětí uZEM,
4. dostatečně oddálit signálové vodiče od napájecího rozvodu a od sousedních signálových vodičů,
5. upravit sklon hran výstupních impulsů vysílače tak, aby se zmenšily přeslechy vzniklé kapacitní vazbou,
6. použít přijímač s hysterezní charakteristikou,
7. zkrátit spoje tak, aby se zmenšila možnost působení rušivých zdrojů na vedení, použít vhodnou kombinaci předchozích způsobů.
každý z uvedených způsobů má však i své nedostatky, např. první tři způsoby jsou ekonomicky náročné, pátý a šestý způsob znamenají zpomalení zpracování signálu a zkracování spojů nebývá vždy možné
Spoje
plošné spoje, jednoduché drátové vodiče, dvojité a vícenásobné vodiče, zkroucené vodiče nebo koaxiální kabely
Elektricky krátké vedení - signál jím projde za kratší dobu než je trvání nejstrmější hrany signálu. Může být impedančně nepřizpůsobeno a přesto nedojde k rušení signálu odraženým impulsem.
typ thr [ns] lm [m]
74 5 0,5
74AS 1,5 0,3
74S 2,5 0,3
74L 15 1,5
74LS 6 0,55
74ALS 3 0,35
74H 7 0,65
Elektricky dlouhé vedení - podél něho signál prochází déle než je doba trvání hrany jeho impulsu. Rušivý signál vzniklý odrazem na nepřizpůsobeném konci vedení doznívá až po skončení hrany signálu a způsobuje rušení.
dynamické odpory vstupů a výstupů nejsou stejné a navíc se liší i podle druhu hrany impulsu, tedy při změně H L a L Hv tabulce jsou hodnoty dynamického výstupního odporu rVÝST a dynamického vstupního odporu rVST pro obě hrany procházejícího impulsu.
obvod hrana HL hrana LH
rVÝST [] rVST [] rVÝST [] rVST []
7400 12 1200 120 1200
74S00 10 800 50 800
74H00 10 1200 60 1200
Jednoduchý vodič• z hlediska přenosu signálu se jeví jako nesymetrické vedení,• nemůže mít jednoznačně definovanou charakteristickou impedanci - záleží na
jeho geometrickém tvaru a poloze vzhledem ke společné zemnicí ploše (Z stovky až tisíce )
Dvojitý vodič a paralelní vícenásobné vodičeimpedance silně závisí na jejich geometrickém uspořádání a na blízkosti ostatních vodičů v přístroji
Vedení se zkroucenými vodiči• tvořeno dvěma souběžnými izolovanými vodiči s průměrem drátu 0,5 mm
nebo 0,3 mm, navzájem kolem sebe zkroucenými tak, že na 1 m délky připadá 25 až 40 zkrutů,
• tím je zaručena konstantní hodnota charakteristické impedance, ta by měla být
co nejmenší, jinak vzrůstají přeslechy
L/CZ
Přenos signálu nepřizpůsobeným vedením
Vlastnosti vedení se zkroucenými vodiči
• snadné impedanční přizpůsobení,
• může být použito i pro přenos na elektricky dlouhé vzdálenosti,
• je odolné proti rušení,
• charakteristický odpor vedení bývá 100 až 130 (někdy 50 až 200 ) připrůměru drátu 0,5 mm, tloušťce izolace 0,05 až 0,1 mm a při 20 až 40zkrutech na 1 metr délky,
• průměrná kapacita je 30 až 80 pF na 1 metr délky vedení,
• díky konstantní hodnotě charakteristické impedance jsou zkroucené vodičevhodné pro přenosy na velké vzdálenosti (až 1000 m) s poměrně vysokýmikmitočty (až nad 15 MHz),
• maximální útlum na kmitočtu 15 MHz je přibližně 2,8 dB pro vedení dlouhé 30 m.
Vlastnosti vedení s koaxiálním kabelem
Koaxiální kabely - většinou jen pro nejnáročnější případy
• Charakteristický odpor bývá 50 až 180 Ω.
• Kapacita C = 30 až 100 pF/m.
• Malý útlum (asi 2 až 5 dB/100 m na kmitočtu 10 MHz).
• Jsou používány jako nesymetrická vedení.
Koaxiální kabely mají však i nevýhody
• Zabírají více místa.
• Obtížně se napojují.
• Mají větší hmotnost.
• Jsou dražší.
Přizpůsobení konce nesymetrického vedení
1 1
R2
(220)
R1
(220)
+ 5 V
7404
l = 5 m
1
R100
1
D
l = 5 m7404
7404
74132
U nepřizpůsobeného vedení se nejhůře přenáší hrana H L impulsů. Na přizpůsobovacím rezistoru R na začátku vedení se zmenší skok H L tak, že na konci vedení bude součet předchozí úrovně H, přímého a odraženého impulsu nulový. R = 2Z - rVÝST
2= (rVST - Z)/(rVST + Z)
2 činitel odrazu na konci vedeníZ charakteristický odpor vedenírVÝST výstupní odpor vysílačerVST vstupní odpor přijímače
při přenášené hraně H L.
TTL NAND: rVÝST 12 a rVST 1,2 k -zkroucený dvojvodič s Z 130 , 2 0,8 R 92 .
Volíme R = 100, nebo lépe při sledování průběhu u2(t) na osciloskopu optimalizujeme hodnotu R experimentálně nastavením trimru.
Aplikační zásady pro návrh zařízení s digitálními obvody
• vyloučení přeslechů vhodným prostorovým umístěním vodičů nebo jejich stíněním,
• kvalitní rozvod zemí a napájecích napětí, spojování zemí různých zdrojů a částí obvodu, spojení zemí s kostrou a propojení zemí se spolupracujícím zařízením,
• ochrana zdrojů proti zkratu a ochrana integrovaných obvodů proti přepětí,
• dostatečná filtrace napájecích napětí elektrolytickými kapacitory a ve skupinách
integrovaných obvodů keramickými kapacitory,
• ochrana konektorů proti chybnému připojení označením nebo mechanickými klíči,
• snadná výměna součástek s kratší dobou života (pojistky, žárovky),
• ošetření signálů z mechanických kontaktů proti vlivu odskakování kontaktů,
• zpracování pomalu se měnících signálů logickými obvody s hysterezní charakteristikou Schmittova klopného obvodu,
• ošetření nepoužitých vstupů logických obvodů a vstupů nepoužitých obvodů,
• k výstupům číslicových obvodů nepřipojovat přímo kapacitory s kapacitou většínež 0,5 až 1 nF,
• ochrana logických obvodů a tranzistorů s indukční zátěží (relé) antiparalelnězapojenou ochrannou diodou,
• ochrana vstupů a výstupů obvodů proti přepětí,
• zaručit, aby nemohlo být na vstupy obvodů CMOS přivedeno napětí, pokudobvody nemají připojeno napájecí napětí UDD,
• správný návrh delších přenosových vedení a jejich správné impedančnízakončení (zkroucený dvojvodič a koaxiální kabely),
• zajistit snadnou diagnostiku zařízení,
• zabránění výskytu hazardních impulsů a stavů,
• nastavení definovaného stavu po zapnutí přístroje,
• dodržení bezpečnostních předpisů; obsluha zařízení musí být za všech okolností bezpečná,
• kvalitní, úplná a jednoznačná dokumentace pro případné opravy nebozhotovení
dalšího kusu,• ochrana proti vnějšímu rušení,• zabránit generování rušivých signálů,• nepřekročit povolené mezní parametry použitých součástek.
