Orbis pictus21. století

Tato prezentace byla vytvořenav rámci projektu

Klopné obvody RST a JKKlopné obvody RST a JK

OB21-OP-EL-CT-JANC-M-3-003OB21-OP-EL-CT-JANC-M-3-003

Klopný obvod RSTKlopný obvod RST

Pokud je požadován záznam informace ze vstupů R a S do Pokud je požadován záznam informace ze vstupů R a S do klopného obvodu v určitém časovém intervalu, je možné klopného obvodu v určitém časovém intervalu, je možné doplnit vlastní klopný obvod vstupními hradly, která se doplnit vlastní klopný obvod vstupními hradly, která se otvírají taktovacím impulsem T. otvírají taktovacím impulsem T.

Příklad tohoto obvodu sestaveného z hradel NAND je na obr. Příklad tohoto obvodu sestaveného z hradel NAND je na obr. 1 1

Klopný obvod RSTKlopný obvod RST

Obr. 1 Schéma taktovaného RS klopného obvodu

Klopný obvod RSTKlopný obvod RST Pravdivostní tabulka na obr.2 udává stav, do kterého přejde Pravdivostní tabulka na obr.2 udává stav, do kterého přejde

výstup tehdy, když taktovací impuls má hodnotu logická 1, a výstup tehdy, když taktovací impuls má hodnotu logická 1, a ve kterém výstupy setrvají po skončení impulsu. ve kterém výstupy setrvají po skončení impulsu.

Výstupy reagují na změny vstupních signálů po celou dobu Výstupy reagují na změny vstupních signálů po celou dobu trvání taktovacího impulsu. trvání taktovacího impulsu.

Stav 1, 1 na vstupech R a S je opět nedovolený. Stav 1, 1 na vstupech R a S je opět nedovolený.

Ani tento obvod není tedy proti vzniku zakázaného stavu Ani tento obvod není tedy proti vzniku zakázaného stavu ošetřen. ošetřen.

Z pravdivostní tabulky na obr. 2 je patrné, že taktovací signál Z pravdivostní tabulky na obr. 2 je patrné, že taktovací signál T ve stavu logická 1 vytváří vodivou cestu pro agresivní 0 T ve stavu logická 1 vytváří vodivou cestu pro agresivní 0 obvodů NAND. obvodů NAND.

Klopný obvod RSTKlopný obvod RST

Obr. 2 Pravdivostní tabulka RST klopného obvodu

JK klopný obvod JK klopný obvod

J-K klopný obvodJ-K klopný obvod nemění svůj stav, pokud jsou oba dva nemění svůj stav, pokud jsou oba dva vstupy J a K nulové. vstupy J a K nulové.

Pokud na vstup vložíme Pokud na vstup vložíme J= 0 a K= 1J= 0 a K= 1, provede se , provede se reset reset obvoduobvodu. .

Pokud na vstup vložíme Pokud na vstup vložíme J = 1 a K = 0J = 1 a K = 0, , provede se setprovede se set (nastavení) obvodu. (nastavení) obvodu.

Pokud na Pokud na oba vstupy J a K vložíme hodnotu 1oba vstupy J a K vložíme hodnotu 1, změní se , změní se logická hodnota na výstupu na hodnotu opačnou, tj. dojde logická hodnota na výstupu na hodnotu opačnou, tj. dojde k k překlopení obvodupřeklopení obvodu. .

JK klopný obvodJK klopný obvod

Této vlastnosti se využívá při konstrukci čítačů.Této vlastnosti se využívá při konstrukci čítačů.

JK klopný obvodJK klopný obvod

Chování J-K klopného obvodu lze popsat excitační tabulkou: Chování J-K klopného obvodu lze popsat excitační tabulkou:

Při nastavení vstupů J=K=1 se po celou dobu, kdy je T=1, Při nastavení vstupů J=K=1 se po celou dobu, kdy je T=1, výstup Q neustále mění na opačné hodnoty !výstup Q neustále mění na opačné hodnoty !

JK klopný obvodJK klopný obvod

Mapa chování JK klopného obvodu

JK klopný obvodJK klopný obvod

Klopné obvody JK jsou vyráběny jako integrované obvody Klopné obvody JK jsou vyráběny jako integrované obvody pod označením 7470, 7472 a 7473, které se liší především pod označením 7470, 7472 a 7473, které se liší především počtem J a K vstupů, případně dodatečnými nastavovacími a počtem J a K vstupů, případně dodatečnými nastavovacími a nulovacími vstupy. nulovacími vstupy.

Pracují jako dvojčinné klopné obvody typu master – slave. Pracují jako dvojčinné klopné obvody typu master – slave.

Mívají asynchronní vstupy R a S, ty jsou typu master ( jsou Mívají asynchronní vstupy R a S, ty jsou typu master ( jsou vlivnější, paralyzují ostatní vstupy), a potom synchronní vlivnější, paralyzují ostatní vstupy), a potom synchronní vstupy J, K a hodinový vstup T. vstupy J, K a hodinový vstup T.

JK klopný obvodJK klopný obvod

Synchronní vstupy jsou typu slave (pracují až když mohou). Synchronní vstupy jsou typu slave (pracují až když mohou).

Tyto obvody reagují na sestupnou hranu taktovacího impulsu Tyto obvody reagují na sestupnou hranu taktovacího impulsu T.T.

Jak je vidět i z mapy chování JK klopného obvodu, klopný Jak je vidět i z mapy chování JK klopného obvodu, klopný obvod nemá zakázanou kombinaci vstupních proměnných J a obvod nemá zakázanou kombinaci vstupních proměnných J a K, ale všechny čtyři kombinace vstupních proměnných J a K K, ale všechny čtyři kombinace vstupních proměnných J a K jsou povoleny. jsou povoleny.

Děkuji za pozornostDěkuji za pozornost

Ing. Ladislav JančaříkIng. Ladislav Jančařík

LiteraturaLiteratura

Antošová M, Davídek V.: Číslicová technika, KOPP České Antošová M, Davídek V.: Číslicová technika, KOPP České Budějovice 2008Budějovice 2008

Bernard J., Hugon J., Le Covec R.: Od logických obvodů k Bernard J., Hugon J., Le Covec R.: Od logických obvodů k mikroprocesorům I, SNTL Praha 1982mikroprocesorům I, SNTL Praha 1982