Číslicov é obvody – základn í pojmyV číslicové technice se pracuje s fyzikálními veličinami, kterélze popsat při určité míře zjednodušení dvěma stavy.

Logické stavybinární proměnné nabývají dvou stavů:zapnuto (vyšší napětí H – high), pravda, true, log 1vypnuto (nižší napětí L – low), nepravda, false, log 0

U[V]

typická amplituda log 1

typická amplituda log 0

horní mez 1

dolní mez 1

dolní mez 0

horní mez 0

rozhodovacíamplituda

Logick á prom ěnná, log. operace, číseln é soustavy

Logická prom ěnnáveličina, která nabývá pouze dvou hodnot (0, 1)nemůže se spojitě měnit

Logické operace – popis:pomocí logických operátorů (logický součet, negace...)pomocí pravdivostní tabulky (příklad – spínačea žárovky)

Dvojková soustava (základ – 2)Osmi čková soustava (základ – 8)Šestnáctková soustava (základ – 16)

Dvojkov á a šestn áctkov á soustava

Převod z dvojkové do desítkové soustavyPřevod z desítkové do dvojkové soustavy

Převod z šestnáctkové do desítkové soustavyPřevod z desítkové do šestnáctkové soustavy

Převod z dvojkové do šestnáctkové soustavyPřevod z šestnáctkové do dvojkové soustavy

Dvojkový dopln ěk Desítkov ě0111 70110 60101 50100 40011 30010 20001 10000 01111 −11110 −21101 −31100 −41011 −51010 −61001 −71000 −8

Dvojkový dopln ěk

Logick á prom ěnná, logick é operace

Logická prom ěnnáveličina, která nabývá pouze dvou hodnot (0, 1)nemůže se spojitě měnit

Logické operace – popis:pomocí logických operátorů (logický součet, negace...)pomocí pravdivostní tabulky (příklad – spínačea žárovky)

Základn í logick é operace

2 binární operace logický součet logický součin

1 unární operace negace

2 konstanty 0, 1

A B A A+B A·B

0 0 1 0 0

0 1 1 1 0

1 0 0 1 0

1 1 0 1 1

Zadání logick é funkce

logická funkce je plně zadaná když je známa její hodnota pro všechny možné kombinace (2n) hodnot vstupních proměnných

zadání pomocí pravdivostní tabulky

index A B C funkční hodnota minterm

0 0 0 0 0

1 0 0 1 1

2 0 1 0 1

3 0 1 1 0

4 1 0 0 1

5 1 0 1 0

6 1 1 0 1

7 1 1 1 0

CBA *∗CBA *∗

CBA ∗∗

CBA **CBA **

CBA **

CBA *∗

CBA ∗∗

Zadání logick é funkce zadání pomocí základního součtového nebo součinového tvaru

CBACBACBACBAY **** +∗∗+∗+∗=

index A B C funkční hodnota minterm

0 0 0 0 0

1 0 0 1 1

2 0 1 0 1

3 0 1 1 0

4 1 0 0 1

5 1 0 1 0

6 1 1 0 1

7 1 1 1 0

CBA *∗CBA *∗

CBA ∗∗

CBA **CBA **

CBA **

CBA *∗

CBA ∗∗

MSB LSB

Převod pravdivostní tabulka → součet mintermů součet mintermů → pravdivostní tabulka

Příklad

CBACBACBACBACBAY ********** ++++=

BABACAY *** ++=

Kombina ční logick é obvody

výstupní hodnota závisí pouze na kombinaci vstupních hodnot

nemají žádnou vnitřní paměť lze pomocí nich realizovat logické funkce

argument – vstupní hodnota výsledek operace – výstupní hodnota

kombinačníobvod

Y

A

B

C

Technologie výroby číslicových obvod ů

Logika TTL (transistor-transistor-logic) napájeny 5 V obvody, které se vyrábí touto technologií,

používají k vytvoření logické funkce bipolárnítranzistory

CMOS technologie v současné době nejběžnější technologie základní jednotka – unipolární tranzistory napájecí napětí je možno volit (1,5–15 V)

Logick é funkce

logický součin (AND) logický součet (OR) negace (NOT) negovaný součin (NAND) negovaný součet (NOR) nonekvivalence (XOR) ekvivalence (XNOR)

Základn í logick é funkce

A B A·B A+B Ā A+B A·B A + B A + B

0 0 0 0 1 1 1 0 1

0 1 0 1 1 0 1 1 0

1 0 0 1 0 0 1 1 0

1 1 1 1 0 0 0 0 1

Přiřazení kombina čních obvod ůlogickým funkc ím

logická funkce zkratka zna čkalogický součet OR

logický součin AND

negace NOT

negovaný součet NOR

negovaný součin NAND

nonekvivalence XOR

ekvivalence XNOR

1

&

A

A

B

B

Y

Y

=1AB

Y

=1AB

Y

1AB

Y

&AB

Y

1A Y

TTL invertor – realizuje negaci

Booleova algebra

použití – pro optimalizaci logických výrazů 2 základní binární operace

logický součet logický součin

1 unární operace negace

2 konstanty 0, 1

A B A A+B A.B

0 0 1 0 0

0 1 1 1 0

1 0 0 1 0

1 1 0 1 1

Booleova algebra – základn í axiomy komutativní zákon asociativní zákon distributivní zákon neutralita 0 a 1 vlastnosti komplementu agresivita 0 a 1 idempotence (x + x = x, x · x = x) absorbce (x + x · y = x)

Odvozen é zákony dvojí negace absorbce negace (a + ā · b = a + b) de Morgan

Minimalizace logických funkc í hledání nejjednoduššího možného zápisu funkce algebraická minimalizace

riskantní minimalizace pomocí Karnaughovy mapy

spojování součinů, které se liší v jedné proměnné systematická a jednoduchá metoda

Příklad pro 3 vstupní proměnné:

CBACBACBACBACBAY ********** ++++=

CBABCBABABAY ****** +=++=CABY *+=

Karnaughova mapaPříklad pro 3 vstupní proměnné:

CBACBACBACBACBAY ********** ++++=

1 1 0 0

1 1 1 0

AB

C

000 100 110 010

001 101 111 011

CABY *+=

Karnaughova mapaPříklad pro 4 vstupní proměnné:

0 1 1 1

1 0 0 1

0 0 0 1

1 0 0 1

AB

C

D

0000

0010

0011

0001

1000

1010

1011

1001

1100

1110

1111

1101

0100

0110

0111

0101

Realizace logických funkc íkombina čními obvody

pomocí základních hradel (NAND) pomocí multiplexoru

n adresových vstupů 2n informačních (datových) vstupů 1 výstup

pomocí dekodéru n adresových vstupů 2n výstupů

Příklad: BACAY ** +=

Multiplexor n adresových vstupů 2n informačních (datových) vstupů 1 výstup

Dekod ér n adresových vstupů 2n výstupů

Sekvenční obvody obvody, jejichž výstup je určen:

hodnotou vstupů vnitřním, předchozím stavem (závisí na

historii vstupů) vzniknou pomocí zpětné vazby v kombinačním

obvodu mohou být řízeny hodinovým signálem

synchronní obvody – reagují na vstupnísignály jen v okamžicích, kdy je aktivníhodinový signál

asynchronní obvody – reagují na všechny změny vstupního signálu

Klopn é obvody

nejjednodušší sekvenční obvody RS klopný obvod – funkce

je-li aktivní vstup S (set), na výstup se zapíše log 1

je-li aktivní vstup R (reset), na výstup se zapíše log 0

není-li žádný ze vstupů aktivní, zůstane na výstupu předchozí stav

oba vstupy aktivní (zakázaný stav) – neplatíinverze výstupního signálu, tento stav může vést k nedefinovanému následujícímu stavu

RS klopný obvod – asynchronn í

Rn Sn Qn

0 0 Qn-1

0 1 1

1 0 0

1 1 ?

schéma zapojení pravdivostní tabulka

RS klopný obvod – synchronn í

schéma zapojení

Obvod reaguje na vstupy R a S pouze tehdy, je-li hodinový vstup (C, Clk, T) nastaven do log 1.

Příklad:železniční přejezd

Z K

1** −+= nn QZKZQ

D klopný obvod – hladinový je vytvořen z RS klopného obvodu signál R je vytvořen ze signálu S pomocí invertoru v případě, že je na hodinovém vstupu nastavena log 1,

zapíše se vstupní hodnota ze vstupu D na výstup D klopný obvod je základním prvkem statických pamětí

D C Qn

0 0 Qn-1

1 0 Qn-1

0 1 0

1 1 1

JK klopný obvod

řízen hodinovým signálem nemá žádný zakázaný stav funkce:

jestliže na oba vstupy přivedeme log 1, obvod se překlopí do opačného stavu, než byl před příchodem hodinového signálu

vstup J (S – set) nastavuje výstup na log 1 vstup K (R – reset) nastavuje výstup na log 0 jestliže na oba vstupy přivedeme log 0, po příchodu

hodinového signálu zůstává na výstupu předchozí stav jestliže není přiveden hodinový signál, zůstává na

výstupu předchozí stav (pro jakoukoli vstupníkombinaci)

JK klopný obvodJ K C Qn

0 0 1 Qn-1

0 1 1 0

1 0 1 1

1 1 1 Qn-1

X X 0 Qn-1

úprava JK klopného obvodu na D klopný obvod: vstup K – negace vstupního signálu vstup J – vstupní signál (D)

Integrovan é klopn é obvody

Sekvenční obvody(vyšší konstruk ční celky s klopnými

obvody)

registry čítače paměti

Registr

n bitový registr vstupy: n datových vstupů, hodinový

vstup výstupy: n výstupů funkce: hodinový impuls zajistí přenos

hodnot z datových vstupů na výstupy lze realizovat D klopnými obvody i JK

klopnými obvody použití: k přenosu informace mezi dvěma

kombinačními obvody

Posuvný registr

posuvný n bitový registr vstupy: 1 datový vstup, 1 hodinový vstup výstupy: n výstupů funkce: hodinový impuls zajistí přenos

hodnot z datových vstupů na příslušnévýstupy, posune informace o jedno místo vpravo nebo vlevo

lze realizovat D klopnými obvody i JK klopnými obvody

použití: binární násobení a dělení

Čítač

n bitový čítač vstupy: hodinový vstup výstupy: n výstupů funkce: zjišťuje počet došlých hodinových

impulsů, každý hodinový impuls zvýší(sníží) hodnotu na vstupu o jedničku

lze realizovat D klopnými obvody i JK klopnými obvody

použití: základní konstrukční prvek pro sekvenční automaty, tvoří jádro řadiče, měření kmitočtu

Paměťslouží k uchování informací (v bitech), které jsou

ukládány do buněk, kterým je přiřazena určitá adresa

Rozdělení pamětí podle uchování obsahu:paměti, které po odpojení napájecího napětí ztrácí svůj obsahpaměti, které jsou nezávislé na napájecím napětí

Rozdělení pamětí podle přístupu k jednotlivým buňkám:RAM – paměť s libovolným přístupenSAM – paměť se sekvenčním přístupem

Podle možnosti změny obsahu:RWM – paměť s možností opakovatelné změny – umožňuje čtení i

zápis (RWM-RAM se nevžilo)ROM – paměť pouze pro čtení, je naprogramována při výrobě

(ROM-RAM se nevžilo)

Paměť RAM 7489umožňuje adresovat čtyřbitová slova na 16 čtyřbitových

adresách (kapacita je 64 bitů)

A/D a D/A p řevodn íky

uplatnění: tam, kde je třeba analogový signál číslicově

zpracovat tam, kde je třeba analogový signál

z číslicového vytvořit umožňují:

transformaci číslicově vyjádřené informace na analogovou a naopak

propojení mezi analogovou a číslicovou částířídícího systému

většina veličin má analogový charakter: teplota, tlak, pohyb, napětí...

Analogov ě číslicov é převodn íkyADC – analog/digital convertor

zajišťují převod vstupního analogového signálu na výstupní číslicový signál vstup: např. napětí výstup: datové slovo o stanoveném počtu bitů

převod spojitého analogového signálu na diskrétníčíslicový tvar se provádí ve dvou krocích: periodické vzorkování – získávání hodnot analogového

signálu v pravidelných intervalech kvantizace – přiřazuje amplitudám jednotlivých vzorků

diskrétní hodnotu (výstupní datové slovo)

Digitalizace sign álu

vzorkování – vyměření časových okamžikůodečtu analogové veličiny podmínka pro vzorkovací kmitočet fs :

Nyquistův teorém: fs ≥ 2 fx max vzorkovací impulsy – dostatečně úzké

kvantizace přiřazení diskrétních hodnot jednotlivým

vzorků nejčastější – lineární kvantizace

Vzorkov ání

rozdělení časové osy na rovnoměrnéúseky

v každém úseku se odebere jeden vzorek

Aliasing

vznikne v případě, že není dodržen Shannonův teorém

příklady

Kvantizace

rozdělení svislé osy na rovnoměrné úseky počet kvantizačních úrovní: 2n

n – počet bitů (16) kvantizační šum – velikosti chyb od

jednotlivých vzorků vynesené do grafu velikost šumu v dB (odstup signálu od

šumu SNR) – poměr užitečného signálu ku šumu (6,02*n): u 16bitového kvantování: 96,32 dB u 24bitového kvantování: 144,48 dB

Vlastnosti A/D p řevodn íků

rozlišovací schopnost (kvantiza ční krok Q)– je určena počtem úrovní (n – počet bitů)

rozlišen í převodn íku

kvantiza ční chyba – polovina hodnoty změny napětí při změně výstupu o 1 LSB

vztah mezi vstupn ím napětím a výstupn ím slovem

12

1

−=

nQ

minminmax

12U

UUNU

nvýstvst +−

−=

12minmax

−−

n

UU

Převodn í charakteristika A/D převodn íku

Příklad

Jaké je výstupní slovo tříbitového A/D převodníku, je-li jeho rozsah 0–5 V a na jeho vstupu jsou 2 V?

minminmax

12U

UUNU

nvýstvst +−

−=

Číslicov ě analogov é převodn íkyDAC – digital/analog convertor

zajišťují převod vstupní číslicové informace (datového slova) na výstupní analogový signál vstup: datové slovo o stanoveném počtu bitů výstup: analogový signál (např. napětí)

výstupní signál je schodovitý – diskrétníúrovně

Vlastnosti DAC kvantiza ční chyba – chyba způsobená

diskrétními úrovněmi výstupního signálu rozlišovací schopnost (kvantiza ční krok Q), n

je počet bitů vstupního datového slova

rozlišen í převodn íku

vztah mezi výstupn ím nap ětím a vstupn ím slovem

12

1

−=

nQ

minminmax

12U

UUNU

nvstvýst +−

−=

12minmax

−−

n

UU

Převodn í charakteristika D/A převodn íku

Příklad

Jaké je výstupn í analogové nap ětíosmibitového D/A p řevodn íku, je-li jeho rozsah ±5 V a na jeho vstupu je bin ární číslo 10010011?

minminmax

12U

UUNU

nvstvýst +−

−=

Typy D/A p řevodn íkůDAC s váhovou strukturou odporové sít ě

DAC s v áhovou strukturouodporov é sítě

součtový operační zesilovač referenční zdroj vstupního napětí odpory nutno volit s různou přesností rychlý ale méně přesný

∑=

−=n

iii

refvýst

B

R

RUU

0

2

2

Typy D/A p řevodn íkůDAC s p říčkovou strukturou odporové sít ě

DAC s p říčkovou strukturouodporov é sítě

elegantní řešení vícebitových převodníků pouze dva typy rezistorů převod součtu proudů na napětí

∑=

−=n

iii

refvýst

B

R

RUU

0

2

2

Typy A/D p řevodn íků

Paraleln í ADC – „flash “ convertor

Vlastnosti „flash “ convertor

n-bitový převodník: 2n –1 komparátorů velký počet výstupů pro vícebitové

převodníky využití: rychlé měřící přístroje, osciloskopy

Typy A/D p řevodn íkůADC s postupnou aproximací

Funkce p řevodn íku s postupnou aproximac í

registr (SAR) nastaven na: 00000000 výstup DAC je porovnáván s hodnotou

analog input výsledek komparace se zapíše na

první bit (X) 2. krok: X000000 3. krok: XX00000 osmibitový převodník: 8 kroků

Příklad Osmibitový A/D převodník, rozsah 0–5 V, na jeho

vstupu je 2,67 V.

5,020

2,510

1,255

0,6270,314

0,157 0,078 0,0390,000

1,000

2,000

3,000

4,000

5,000

6,000

D7 D6 D5 D4 D3 D2 D1 D0

rozsah 0-10V

Vypočítejte odpory rezistorů R1 a R2 tak, aby tranzistor v zesilovači pracoval v zadaném pracovním bodě. Úlohu řešte nejprve obecně.

R2 R1

R3 RE

+ UN

0

UN = 9 V

IC = 6 mA

UGE = 2 V

UCE = 3 V

RE = 150 Ω

R3 = 1 kΩ

Realizujte pomocí logických obvodů NAND funkci zadanou pravdivostní tabulkou. Funkci nejdříve minimalizujte.

A B C Y

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 0