Page 1
NJU7387
- 1 - Ver.2019-03-15
NJU7387VC3-A
150 度通電角制御 三相 DC ブラシレスモータコントロール IC
概 要 外 形 NJU7387 は、150°の通電角制御と進み角制御により、静音、低
振動を実現した 3 相 DC ブラシレスモータ制御用 IC です。 外部ホール素子からの信号入力と任意の進角指令を基に三相
150°通電シーケンスを生成し、コントロール信号を出力します。 通電角・進み角制御や PWM・ロック保護・電流検出など各種機能
の基準クロックには、内蔵された CLOCK GENERATOR を使用しま
す。 5V ロジックによる制御機能に特化した製品であり、出力部に
Nch MOSFET とゲートドライバの組み合わせや IPMを選定すること
によって、幅広いパワーアプリケーションに対応します。 特 長
電源電圧 VDD=4.5V to 5.5V 150°通電角制御 進み角設定 4bit A/D 入力(0 to 28.125° / 16 段階) CLOCK GENERATOR 内蔵 fPWM=20kHz±5% ホール素子入力 電流検出 VDETLIM=0.5V±5% (パルス・バイ・パルス) 速度指令入力 6bit A/D 入力(最大デューティ 98.43% / 63 段階) ブートストラップ駆動回路に対応 Low サイド ON 時間=3.9µs typ. 2 種類の FG 出力 FG1 出力=3 ホール合成出力 FG2 出力=H1 同期信号出力 ロック保護機能(自動復帰) UVLO 保護回路内蔵 外形 SSOP20-C3
Page 2
NJU7387
- 2 - Ver.2019-03-15
ブロック図
VREF UVLO
VERR
GND
FG2 VDD
OutputLogicControl
Logic
-+
WL
VL
UL
WH
VH
UH
ILIMIT
PWMLogic
VLA
ClockGenerator
Lead Angle4Bit
A/D Conv.
6BitA/D Conv
H1-
H2-
H3-
H3+
H2+
H1+
CT Lock Det
FG1
Page 3
NJU7387
- 3 - Ver.2019-03-15
端子配列
SSOP20-C3
端子機能表
端子番号 端子名 機能 備考
1 H1+ ホール入力端子 H1+ - 2 H1- ホール入力端子 H1- - 3 H2+ ホール入力端子 H2+ - 4 H2- ホール入力端子 H2- - 5 H3+ ホール入力端子 H3+ - 6 H3- ホール入力端子 H3- -
7 VLA 進み角設定端子 DC 電圧を印加し、進み角を設定します 未使用時はオープン、またはグラウンドに接続します
8 VERR 速度コントロール端子 DC 電圧を印加し、出力状態及び PWM DUTY を設定します 9 FG1 FG 出力端子 1 3 ホール合成の回転信号を出力します
10 FG2 FG 出力端子 2 H1 同期の回転信号を出力します
11 CT ロック保護設定端子 グラウンド間にキャパシタを接続し、ロック保護動作時の 出力停止/出力期間を設定します 未使用時はグラウンドに接続します
12 GND グラウンド端子 グラウンドを接続します
13 ILIMIT 過電流検出端子 モータ出力素子側に検出抵抗を接続しモータ電流を検出します 未使用時はグラウンドに接続します
14 WL 出力端子 WL ローサイド側 W 相用に出力します 15 VL 出力端子 VL ローサイド側 V 相用に出力します 16 UL 出力端子 UL ローサイド側 U 相用に出力します 17 WH 出力端子 WH ハイサイド側 W 相用に出力します 18 VH 出力端子 VH ハイサイド側 V 相用に出力します 19 UH 出力端子 UH ハイサイド側 U 相用に出力します 20 VDD 電源端子 -
WH
20 19 18 17 16 15 14 13 12 11
1 2 3 4 5 6 7 8 9
10
H1+ H1- H2+ H2- H3+ H3- VLA
VERR FG1 FG2
VDD UH VH
UL VL WL ILIMIT GND CT
Page 4
NJU7387
- 4 - Ver.2019-03-15
絶対最大定格 項 目 記 号 定 格 単 位 備考
電源端子電圧 VDD 7 V VDD 端子 出力端子電圧 Vo -0.3 to 7 V UH,VH,WH,UL,VL,WL 端子 出力端子電流 Io 10 mA UH,VH,WH,UL,VL,WL 端子 ホール入力端子電圧 VIH -0.3 to 7 V H1+,H1-,H2+,H2-,H3+,H3-端子 A/D 入力端子電圧 VIN -0.3 to 7 V VLA,VERR 端子 ILIMIT 端子電圧 VILIM -0.3 to 7 V ILIMIT 端子 FG 出力端子電圧 VFG -0.3 to 7 V FG1,FG2 端子 FG 出力端子電流 IFG 5 mA FG1,FG2 端子
消費電力 (Ta=25°C) PD 1.0 W 2 層基板実装時(注 1) 1.5 W 4 層基板実装時(注 2)
接合部温度 Tj -40 to +150 °C 動作温度 Topr -40 to +105 °C 保存温度 Tstg -50 to +150 °C
(注 1)：基板実装時 76.2 114.3 1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による (注 2)：基板実装時 76.2 114.3 1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による (4 層基板内箔： 74.2 74.2mm) 推奨動作範囲
項目 記号 条件 最小 標準 最大 単位 電源端子電圧 VDD 4.5 - 5.5 V 出力端子電流 Io -3 - 3 mA A/D 入力端子電圧 VIN 0 - 5.5 V FG 出力端子電圧 VFG 0 - 5.5 V
端子動作条件 (VDD=5V, Ta=25°C)
項目 記号 条件 最小 標準 最大 単位 ホール入力端子(H1+, H1-, H2+, H2-, H3+, H3-端子) ホール入力感度 VMIH peak to peak 0.04 - - V ホール入力電圧範囲 VICMIH 0.6 - 4.0 V ILIMIT 端子 ILIMIT 入力電圧範囲 VICMILIM 0 - 3.0 V
電気的特性 (VDD=5V, Ta=25°C) 項目 記号 条件 最小 標準 最大 単位
全体 動作電源電圧 VDD 4.5 5 5.5 V 消費電流 IDD 無負荷時 - 2.3 5.0 mA 内部基準電圧 Vref 4.116 4.2 4.284 V 低電圧保護動作部 UVLO 検出動作電圧 VDUVLO Output Disable, VDD Decreasing 3.7 4.0 4.3 V UVLO 検出解除電圧 VRUVLO Output Enable, VDD Increasing 3.9 4.2 4.45 V UVLO 検出 ヒステリシス電圧幅 VUVLO - 0.2 - V
Page 5
NJU7387
- 5 - Ver.2019-03-15
電気的特性 (VDD=5V, Ta=25°C) 項目 記号 条件 最小 標準 最大 単位
ホール入力部 ヒステリシス電圧幅 VHYSIH 10 20 30 mV 入力バイアス電流 IBIH 1 入力あたり - - 1 µA ハイサイド/ローサイド出力部 H 出力電圧 VOH ISOURCE=3mA 4.3 4.8 - V L 出力電圧 VOL ISINK=3mA - 0.02 0.7 V デッドタイム td fIH=3Hz - 3.9 - µs ローサイド ON 時間 tONL fIH=3Hz - 3.9 - µs FG 出力部 L 出力電圧 VFGL IFG=2mA - 0.01 0.7 V 出力リーク電流 IFGLEAK VFG=5.5V - - 1 µA 電流検出部 検出電圧 VDETLIM 0.475 0.5 0.525 V 入力バイアス電流 IBLIM VLIM=0.5V - - 1 µA ブランキングタイム tBLIM 0.2 0.4 0.6 µs 検出遅延時間 tDLIM - 500 - ns 進み角部
進み角 1 ФVLA1 VINVLA=0V, fIH=100Hz, ФIH(H1/H2/H3)=120° - 0 - °
進み角 2 ФVLA2 VINVLA=4.5V, fIH=100Hz, ФIH(H1/H2/H3)=120° - 28.125 - °
入力プルダウン抵抗 RVLA - 100 - kΩ VERR 部 PWM 発振周波数 fPWM 19 20 21 kHz 最小デューティ比 PWMMIN VINVERR=1.317V - 1.56 - % 最大デューティ比 1 PWMMAX1 VINVERR=4.5V, fIH=100Hz - 98.43 - % 最大デューティ比 2 PWMMAX2 VINVERR=4.5V, fIH=3Hz - 76.56 - % プリチャージ閾値電圧 VPRECHG 0.95 1.0 1.05 V LSB 閾値電圧 VPWMMIN 1.2 1.3 1.4 V 入力バイアス電流 IBVERR VINVERR=0V - - 1 µA 入力プルダウン抵抗 RVERR - 100 - kΩ ロック保護部 ON 時間 tONCT CCT=0.01µF - 5 - s OFF 時間 tOFFCT CCT=0.01µF - 30 - s H レベル検出電圧 VHCT - 3.5 - V L レベル検出電圧 VLCT - 1.0 - V ロック充電電流 ICHGCT 3.0 5.0 7.8 µA ロック放電電流 IDCHGCT 0.4 1.0 1.6 µA
Page 6
NJU7387
- 6 - Ver.2019-03-15
端子・回路動作定義 ホール入力端子入力電圧範囲 ホール入力ヒステリシス電圧幅
低電圧保護動作電圧 ロック保護
VICMIH
4.0V
0.6V
<VDD=5V時> VICMIH
論理反転
VHYSIH
論理反転
4.0V
0.6V
<VDD=5V時>
VDD
VRUVLOVUVLO : ヒステリシス電圧VDUVLO
UVLO解除電圧（通常動作）
UVLO動作電圧（出力停止）
5.5V
4.5V 推奨動作電圧 min.
推奨動作電圧 max.
0V
Page 7
NJU7387
- 7 - Ver.2019-03-15
VLA 端子 進み角設定用に DC 電圧を印加します。 4 ビットの A/D-Converter により進み角 0～28.125°を 16 段階で設定します。
0
15
30
0 1 2 3 4 5
進み
角[°
]
VLA電圧 [V]
VLA電圧 対 進み角
(理論値)
*理論値
VLA電圧 [V] 進み角 [° ]0.000 0.0000.263 1.8750.525 3.7500.788 5.6251.050 7.5001.313 9.3751.575 11.2501.838 13.1252.100 15.0002.363 16.8752.625 18.7502.888 20.6253.150 22.5003.413 24.3753.675 26.2503.938 28.125
Page 8
NJU7387
- 8 - Ver.2019-03-15
VERR 端子 速度コントロール用に DC 電圧を印加します。 6 ビットの A/D-Converter により 63 段階で PWM DUTY を設定します。 尚、120°通電時は、最大 PWM デューティが 76.56%に制限されます。 0V≦VINVERR<1V typ.は、ハイサイド、ローサイドともに L 出力となります。 1V≦VINVERR<1.294V typ.は、プリチャージ期間として、ハイサイドは L 出力、ローサイドのみパルス出力されます。 特に、ハイサイドにブートストラップ回路を構成される場合では、プリチャージ期間を設けることを推奨します。 また、速度指令として直接 PWM 信号が供給される場合には、外付けに RC フィルタ 2 段程度を構成し DC 信号に
変換してから入力してください。
VERR電圧 対 PWM Duty(理論値)
0
10
20
30
40
50
60
70
80
90
100
0 1 2 3 4 5
VERR電圧 [V]
PWM
Dut
y [%
]
150度通電期間 プリチャージ期間 出力OFF期間 120度期間
*理論値
150度通電 120度通電
1.2941.3401.3861.4321.4781.5241.5701.6171.6631.7091.7551.8011.8471.8931.9391.9862.0322.0782.1242.1702.2162.2622.3092.3552.4012.4472.4932.5392.5852.6312.6782.7242.7702.8162.8622.9082.9543.0013.0473.0933.1393.1853.2313.2773.3233.3703.4163.4623.508 76.563.554 78.123.600 79.683.646 81.253.693 82.813.739 84.373.785 85.933.831 87.503.877 89.063.923 90.623.969 92.184.015 93.754.062 95.314.108 96.874.154 98.43
VERR電圧[V]
31.2532.8134.3735.93
25.0026.5628.1229.68
18.7520.3121.8723.43
12.5014.0615.6217.18
42.1840.6239.0637.50
48.4346.8745.3143.75
54.6853.1251.5650.00
60.9359.3757.8156.25
67.1865.6264.0662.50
73.4371.8770.3168.75
PWM-Duty [%]
76.56
75.00
1.563.124.686.257.819.3710.93
Page 9
NJU7387
- 9 - Ver.2019-03-15
ILIMIT 端子 モータ電流の過電流を検出します。 過電流を検出した場合、内部回路の遅延時間(tDELAY)後にハイサイドは L 出力となります。 パルス・バイ・パルスで動作し、fPWM 周期で過電流機能をリセットします。 検出電圧は 0.5V typ.ですので、電流値に応じて検出抵抗値を設定ください。 出力素子の容量成分などにより、スパイク電流が発生する場合には、誤検出防止用に外部でローパスフィルタを構
成してください。 ローパスフィルタの抵抗値は 5～10kΩ、キャパシタは 1000pF 程度が目安となります。
CT 端子 モータのロック状態の判定は、各ホール信号入力のエッジ間の周期を検出することで行われます。 各ホール信号入力のエッジ間の周期が tH_LOCK(102.4ms typ.)以上の場合、ロック保護回路動作状態に移行します。
但し、VINVERR<1.294V typ.の状態では、ロック状態の判定は行いません。 CT 端子はロック保護回路動作状態時に、充放電のサイクルを繰り返します。 このサイクルを内部でカウントし、出力期間(tON)と出力停止期間(tOFF)を生成します。 出力期間(tON)でも引き続きロック状態の判定は行われますので、この間に tH_LOCK 未満のホール入力信号周期
を検出した場合は、通常動作状態に移行します。 出力期間(tON)経過後は出力停止期間(tOFF)となりハイサイドは L 出力となります。
モータがロックし続けている場合には、出力期間(tON)と出力停止期間(tOFF)を繰り返します。 ロック保護回路の状態は、電源電圧の再投入、及び VINVERR＜1.294V typ.でリセットされます。 モータ起動時にロック状態を誤検出する可能性がある場合は、出力期間(tON)を十分に確保してください。
<計算式>
tON [s] = 500 CCT [µF] 例) CCT=0.01µF の場合： tON = 500 0.01= 5 [s] tOFF [s] = 6 tON [s] 例) CCT=0.01µF の場合： tOFF = 6 5 = 30 [s]
ハイサイド出力
カレントリミット動作信号(検出時:H)
tDELA Y
PWM DUTY
L出力
PWM DUTY PWM DUTY PWM DUTY
カレントリミット検出
tDELA Y
カレントリミット検出
L出力
モータの回転状態を検出モータのロック状態を検出
通常動作状態
VLCT
VHCT
出力期間、ロック判定期間
tON tOFF
ロック保護回路動作状態 通常動作状態
出力停止期間、ロック非判定期間
動作状態
出力、ロック判定状態
CT端子電圧
Page 10
NJU7387
- 10 - Ver.2019-03-15
入力対出力真理値表 ＊ホール信号入力順序について 内部 LOGIC CONTROL 部は、以下の入力パターンに対応しています。
*起動点は任意
その他のパターン入力時は、誤動作を引き起こす可能性がありますので、ご注意ください。 FG1 真理値表（3 ホール合成） FG2 真理値表（H1 同期信号）
H1 H2 H3 FG2 H L L Hi-Z H H L Hi-Z L H L L L H H L L L H L H L H Hi-Z
H1 H2 H3 FG1 H L L L H H L Hi-Z L H L L L H H Hi-Z L L H L H L H Hi-Z
1 2 3 4 5 6
(H1+>H1-,H2+>H2-,H3+>H3-="H", Don't Care="X")No. H1 H2 H3 UVLO VERR ILIMIT CT UH VH WH UL VL WL FG1 FG2 STATUS
1 H L L L L H/L H *L *L L Hi-Z
2 H H L L L H/L *L H *L Hi-Z Hi-Z
3 L H L H/L L L *L H *L L L
4 L H H H/L L L *L *L H Hi-Z L
5 L L H L H/L L *L *L H L L
6 H L H L H/L L H *L *L Hi-Z Hi-Z
1 H L L L Hi-Z
2 H H L Hi-Z Hi-Z
3 L H L L L
4 L H H Hi-Z L
5 L L H L L
6 H L H Hi-Z Hi-Z
1 H L L L Hi-Z
2 H H L Hi-Z Hi-Z
3 L H L L L
4 L H H Hi-Z L
5 L L H L L
6 H L H Hi-Z Hi-Z
1 H L L H L L L Hi-Z
2 H H L L H L Hi-Z Hi-Z
3 L H L L H L L L
4 L H H L L H Hi-Z L
5 L L H L L H L L
6 H L H H L L Hi-Z Hi-Z
1 H L L H L L L Hi-Z
2 H H L L H L Hi-Z Hi-Z
3 L H L L H L L L
4 L H H L L H Hi-Z L
5 L L H L L H L L
6 H L H H L L Hi-Z Hi-Z
1 H L L L Hi-Z
2 H H L Hi-Z Hi-Z
3 L H L L L
4 L H H Hi-Z L
5 L L H L L
6 H L H Hi-Z Hi-Z
出力停止動作時VERR端子電圧<1V typ.
L L L L L LOFF L X X
*L *Lプリチャージ動作時
1V typ.≦VERR端子電圧<1.294V typ.*ローサイドパルス出力
L L L *LOFF L X X
L L L
L L L
X XXON
X ロック保護動作状態(出力OFF期間)
OFF L LH
通常動作時1.294V typ.≦VERR端子電圧
ハイサイドPWM出力
*120°通電時はローサイドパルス出力
OFF X H
OFF X H X 過電流検出動作時(出力OFF期間 )
L L 低電圧保護動作時LL LL
Page 11
NJU7387
- 11 - Ver.2019-03-15
タイミングチャート (1) ブートストラップ予備充電（プリチャージ期間）
VERR 電圧が、1V≦VINVERR＜1.294V typ.の範囲の時に適用されます。 ハイサイドは L 出力、ローサイドのみパルス出力となり、ハイサイドのブートストラップキャパシタを充電します。
ローサイド OFF 時間 : tOFF=46.1µs typ. ローサイド ON 時間 : tON=3.9µs typ.
tON
拡大
tOFF
60°
H1
H2
H3
No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6
UH
VH
WH
UL
VL
WL
UH
UL
Page 12
NJU7387
- 12 - Ver.2019-03-15
(2) 120°通電角時 ハイサイド、ローサイドともに出力が H レベル時の通電期間が 120°となります。 PWM 出力は、ハイサイドで行われます。
デッドタイム : td=3.9µs typ. ローサイド ON 時間 : tON=3.9µs typ. ハイサイド最大 PWM 幅 : tPWMMAX2=38.28µs typ. ハイサイド最小 PWM 幅 : tPWMMIN=0.78µs typ.
tON
td
td
tPWMMAX2
tPWMMIN
拡大
H1
H2
H3
60°
No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6
UH
VH
WH
UL
VL
WL
UH
UL
Page 13
NJU7387
- 13 - Ver.2019-03-15
(3) 150°通電角時 ハイサイド、ローサイドともに H レベル出力の通電期間は 120°通電角時に対して前後 15°オーバーラップし 150°と
なります。 PWM 出力は、ハイサイドで行われ、ローサイドは 100%出力となります。
ハイサイド最大 PWM 幅 : tPWMMAX1=49.22µs typ. ハイサイド最小 PWM 幅 : tPWMMIN=0.78µs typ.
tPWMMAX1tPWMMIN
拡大
H1
H2
H3
60°
No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6
UH
VH
WH
UL
VL
WL
UH
UL
Page 14
NJU7387
- 14 - Ver.2019-03-15
アプリケーションノート (1) 通電角制御・進み角制御
起動時は 120°通電角で動作します。 各ホール信号入力のエッジ間の周期が tHALL120-150(37.5ms typ.)未満になると 150°通電角の動作に移行し、進み角
設定が有効となります。 150°通電角の動作中に各ホール信号入力のエッジ間の周期が tHALL150-120(51.1ms typ.)を超えると、120°通電角
の動作に移行し、進み角設定は無効となります。 (2) ローサイド側出力（UL、VL、WL）
3 相モータのローサイド用出力で、トーテムポール構成です。 プリチャージ時と 120°通電時は、パルス幅 3.9µs typ.で 20kHz typ.のパルスが出力されます。 直接出力 FET を駆動できますが、出力電流定格は 10mA です。 定格を超える出力電流が必要な場合は、外付けにバッファ回路を構成してください。 出力直列抵抗はスイッチング時の過渡電流やリンギングを抑制します。 直接 FET を接続する場合は 500Ω以上の抵抗を挿入してください。
(3) ハイサイド側出力（UH、VH、WH）
3 相モータのハイサイド用出力で、トーテムポール構成です。 PWM 機能、および ILIMIT 機能はハイサイド出力側で制御されます。
<動作波形例>
H1+入力電圧波形 (ホール IC 入力換算)
UL 出力端子波形
U 相モータ電流波形
U 相モータ電圧波形
起動
ILIMIT 設定値
120°通電モード 150°通電モード
Page 15
NJU7387
- 15 - Ver.2019-03-15
(4) ホール入力（H1+、H1-、H2+、H2-、H3+、H3-） ホール信号用入力端子で、IC 内部で入力差動アンプ（ホールアンプ）に接続されます。 内部回路は電圧レベルが H+>H-で”H”、 H+<H-で”L”と検出します。 ホールアンプには最大 30mV の入力ヒステリシス電圧が設定されています。 そのため、ホールバイアス抵抗は 100mVp-p 以上の振幅が得られるように設定してください。 また、ホール信号のピーク値がホール入力電圧範囲 VICMIH を超えないようにしてください。
ホール信号には相電流切替による GND 変動や、出力信号経路のアンバランスなどが原因でノイズが重畳される場
合があります。 出力チャタリングなどの誤動作が発生する場合は、正負端子間に 1nF～100nF のフィルタコンデン
サを接続してください。
<ホール IC を使用する場合の回路例>
(5) FG 出力（FG1、FG2）
FG はモータ回転に比例した周期のパルスを出力します。 また、2 種類（FG1、FG2）の出力パターンがあります。 FG は絶対最大定格 7V のオープンドレイン出力ですので、5V までの電源に抵抗でプルアップしてください。 モータ電源（VM）には接続しないようご注意ください。
0.6V
4.0V
VICMIH
t
4.0V
H1- to H3- 共通基準電圧
0.6V
ホール入力端子電圧
t
ホール入力
電圧範囲
H1+/H2+/H3+ 各入力信号R24.7kΩ
5V
Hall ICs H1+/H2+/H3+ 各入力信号
R14.7kΩ
R3/R6/R94.7kΩ
R4/R7/R1012kΩ
H1- to H3- 共通基準電圧
R5/R8/R111kΩ
Page 16
NJU7387
- 16 - Ver.2019-03-15
(6) VLA 入力 モータは回転数が高くなると、電気的遅延の比率が大きくなる為、実効通電期間が短くなります。 これにより、高速回転で使用する場合は、効率や速度性能を考慮する必要があります。 進み角機能は、所定値より遅れる通電位相を任意に補正させることができます。
<固定値設定> <自動進角の応用例>
自動進角の応用として簡単な方法としては、回転数に準ずる VERR 端子電圧に連動するように VLA 端子電圧を設
定します。
①VERR=VLA 設定時
②R1/R2 任意設定時
例) 最大回転数 VINVERR=4.5V の時、進み角を 15°に設定する場合 進み角 15°の設定は、VLA 端子に 2.36V を印加する必要があります。 そのため、R1,R2 の比は、 R2=10kΩ とすると、R1=9.1kΩ となります。
01.8753.75
5.6257.5
9.37511.25
13.12515
16.87518.75
20.62522.5
24.37526.25
28.12530
0 1 2 3 4 5
進み
角[°
]
VERR電圧 [V]
VERR電圧 対 進み角(理論値)
①VERR=VLA設定時
②R1/R2=0.9設定時
VDD
VLA
Speed ControlVERR
VLA
Speed ControlVERR
VLA
R1
R2
VINVLA = 11 + R1R2
VINVERR
R1R2 = VINVERRVINVLA − 1 = 4.52.36− 1 = 0.906
Page 17
NJU7387
- 17 - Ver.2019-03-15
アプリケーション回路例 1 出力部に Nch MOSFET を使用した基本回路構成
ブートストラップキャパシタ CBOOT は、目安として 0.1 ～1 F の範囲をお勧めします。
VREF UVLO
VERR
GND
FG2 VDD
OutputLogic
ControlLogic
-+
WL
VL
UL
WH
VH
UH
ILIMIT
PWMLogic
VLA
N
N
SS
Motor
ClockGenerator
VM
GND
Lead Angle4Bit
A/D Conv.
6BitA/D
Conv.
H1-
H2-
H3-
H3+
H2+
H1+
FG1
Lock Det
+15V+5V
R1
R2
R3 R4C2
C1
C3
C4
C5 C6CBO O T
CT
Page 18
NJU7387
- 18 - Ver.2019-03-15
アプリケーション回路例 2 出力部に Nch MOSFET を使用し、ハイサイド側とローサイド側に HVIC やゲートドライバを構成する場合 ローサイドゲートドライバは、使用するパワートランジスタによっては省略可能です。
VREF UVLO
VERR
GND
FG2 VDD
OutputLogic
ControlLogic
-+
WL
VL
UL
WH
VH
UH
ILIMIT
PWMLogic
VLA
N
N
SS
Motor
ClockGenerator
VM
GND
Lead Angle4Bit
A/D Conv.
6BitA/D
Conv.
H1-
H2-
H3-
H3+
H2+
H1+
FG1
Lock Det
+15V+5V
R1
R2
R3 R4C2
C1
C3
C4
C5 C6
CT
Page 19
NJU7387
- 19 - Ver.2019-03-15
アプリケーション回路例 3 出力部に Nch MOSFET を使用し、ハイサイド側とローサイド側にフォトカプラタイプのゲートドライバを構成する
場合 ローサイドゲートドライバは、使用するパワートランジスタによっては省略可能です。
VREF UVLO
VERR
GND
FG2 VDD
OutputLogic
ControlLogic
-+
WL
VL
UL
WH
VH
UH
ILIMIT
PWMLogic
VLA
N
N
SS
Motor
ClockGenerator
+24V
GND
Lead Angle4Bit
A/D Conv.
6BitA/D
Conv.
H1-
H2-
H3-
H3+
H2+
H1+
FG1
Lock Det
+15V
フォト
カプラ
フォト
カプラ
フォト
カプラ
フォトカプラ
フォトカプラ
フォトカプラ
R1
R3 R4
+5V
C2C1
C5 C6
C4
R2
C3
CT
Page 20
NJU7387
- 20 - Ver.2019-03-15
アプリケーション回路例 4
出力部に IPM を使用する場合
VREF UVLO
VERR
GND
FG2 VDD
OutputLogic
ControlLogic
-+
WL
VL
UL
WH
VH
UH
ILIMIT
PWMLogic
VLA
N
N
SS
Motor
ClockGenerator
VM
GND
Lead Angle4Bit
A/D Conv.
6BitA/D
Conv.
H1-
H2-
H3-
H3+
H2+
H1+
FG1
Lock Det
+15V+5V
R1
R2
R3 R4C2
C1
C3
C4
C5 C6
CBO O T
CT
IPM
Page 21
NJU7387
- 21 - Ver.2019-03-15
特性例
0.0
0.5
1.0
1.5
2.0
2.5
3.0
0 1 2 3 4 5 6 7
I DD
[mA]
VDD [V]
IDD vs. VDDTa=25ºC, Io=0mA
18
19
20
21
22
4 4.5 5 5.5 6 6.5 7
f PW
M[k
Hz]
VDD [V]
fPWM vs. VDDTa=25ºC
4
4.5
5
0 5 10
V OH
[V]
IO_SOURCE [mA]
VOH vs. IO_SOURCEVDD=5V, Ta=25ºC
0
0.1
0.2
0 5 10
V OL
[V]
IO_SINK [mA]
VOL vs. IO_SINKVDD=5V, Ta=25ºC
0
0.05
0.1
0 1 2 3 4 5
V FG
L[V
]
IFG [mA]
VFGL vs. IFGVDD=5V, Ta=25ºC
8
10
12
14
16
18
20
22
24
26
28
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
V HYS
IH[m
V]
VICMIH [V]
VHYSIH vs. VICMIHVDD=5V, Ta=25ºC
Page 22
NJU7387
- 22 - Ver.2019-03-15
特性例
1.6
1.8
2.0
2.2
2.4
2.6
2.8
-50 -25 0 25 50 75 100 125 150
I DD
[mA]
Tj [ºC]
IDD vs. TjVDD=5V, Io=0mA
16
18
20
22
24
-50 -25 0 25 50 75 100 125 150
f PW
M[k
Hz]
Tj [ºC]
fPWM vs. TjVDD=5V
4.5
4.6
4.7
4.8
4.9
5
-50 -25 0 25 50 75 100 125 150
V OH
[V]
Tj [ºC]
VOH vs. TjVDD=5V, IO_SOURCE=3mA
0
0.02
0.04
0.06
0.08
0.1
-50 -25 0 25 50 75 100 125 150
V OL
[V]
Tj [ºC]
VOL vs. TjVDD=5V, IO_SINK=3mA
3.8
3.9
4.0
4.1
4.2
4.3
4.4
-50 -25 0 25 50 75 100 125 150
V DU
VLO,V
RU
VLO
[V]
Tj [ºC]
VDUVLO,VRUVLO vs. Tj
VRUVLO
VDUVLO
0
5
10
15
20
25
30
35
40
-50 -25 0 25 50 75 100 125 150
V HYS
IH[m
V]
Tj [ºC]
VHYSIH vs. TjVDD=5V, VIH=2V
Page 23
NJU7387
- 23 - Ver.2019-03-15
特性例
0.0
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
-50 -25 0 25 50 75 100 125 150
I CH
GC
T,ID
CH
GC
T[µ
A]
Tj [ºC]
ICHGCT,IDCHGCT vs. TjVDD=5V
ICHGCT
IDCHGCT
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
-50 -25 0 25 50 75 100 125 150
V HC
T,VLC
T[V
]Tj [ºC]
VHCT,VLCT vs. TjVDD=5V
VHCT
VLCT
3.5
3.7
3.9
4.1
4.3
4.5
-50 -25 0 25 50 75 100 125 150
t ON
L[µ
s]
Tj [ºC]
tONL vs. TjVDD=5V
3.5
3.7
3.9
4.1
4.3
4.5
-50 -25 0 25 50 75 100 125 150
td [µ
s]
Tj [ºC]
td vs. TjVDD=5V
0.4
0.42
0.44
0.46
0.48
0.5
0.52
0.54
0.56
0.58
0.6
-50 -25 0 25 50 75 100 125 150
V DET
LIM
[V]
Tj [ºC]
VDETLIM vs. TjVDD=5V
80
90
100
110
120
130
-50 -25 0 25 50 75 100 125 150
R VLA
,RVE
RR[kΩ]
Tj [ºC]
RVLA,RVERR vs. Tj
Page 24
NJU7387
- 24 - Ver.2019-03-15
＜注意事項＞
このデータシートの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。
![Kochi University of Technology · 2004 年度基礎数学ワークブック初級編No.2 −3 − < 三角関数の極限2 > [定理] lim θ→0 sinθ θ =1 問 以下の証明中の](https://static.dokumenty.site/doc/80x56/602d95621b2b310b1873e13e/kochi-university-of-2004-cfffffccno2-a3.jpg)
![[17] チリ [17]チリ (単位：億円) - Ministry of Foreign AffairsJapan-Chile Partnership Programme）を締結し、チリと連携して第三国への支援（三角協力）を推進してい](https://static.dokumenty.site/doc/80x56/60a035d0b9335f09b94efb63/17-ff-17ff-i-ministry-of-foreign-affairs-japan-chile.jpg)
