i ——————————————————————————————– Elektronick´ e obvody – FBMI Pˇ redmˇ et Elektronick´ e obvody pˇ redstavuje student˚ um FBMI poznatky, se kter´ ymi by mˇ eli vstupovat do profes´ ı, ve kter´ ych se setkaj´ ı s elektronick´ ymi laboratorn´ ımi a kancel´aˇ rsk´ ymi pˇ r´ ıstroji. Pˇ redpokladem ´ uspˇ echu ve studiu je vyuˇ zit´ ı znalost´ ı z pˇ redmˇ etu Teoretick´a elektrotechnika. Pˇ redloˇ zen´ y text se ne- vrac´ ıkz´aklad˚ um elektrotechniky. Dobr´ e znalosti z´ akladn´ ıch vztah˚ u z teorie obvod˚ u jsou podm´ ınkou pro pochopen´ ı funkce element´ arn´ ıch elektronick´ ych funkˇ cn´ ıch blok˚ u, ze kter´ ych jsou konstruov´ any elektronick´ e pˇ r´ ıstroje. Minim´ aln´ ım pˇ r´ ınosem, kter´ y by mˇ elo studium elektronick´ ych obvod˚ u pˇ rin´ est, je znalost oznaˇ cen´ ı souˇ c´ astek a d´ ıl˚ u pˇ r´ ıstroj˚ u, jako jsou stejnosmˇ ern´ e zdroje, zesilovaˇ ce, pamˇ eti, logick´ eˇ cleny, pˇ revodn´ ıky A/D a D/A, apod. a z´ akladn´ ı povˇ edom´ ı o jejich roli ve sloˇ zitˇ ejˇ s´ ıchsoustav´ach. Obsah pˇ redmˇ etu je v´ ysledkem dlouholet´ e zkuˇ senosti z podstatnˇ e obs´ ahlej- ˇ s´ ıch pˇ redmˇ et˚ u, kter´ e byly souˇ c´ast´ ı uˇ cebn´ ıch pl´ an˚ u na elektrotechnick´ e fakultˇ e ˇ CVUT. S ohledem na posl´an´ ı pˇ redmˇ etu v uˇ cebn´ ım pl´ anu FBMI byla t´ emata zredukov´ana a v´ yklad soustˇ redˇ en na popis vlastnost´ ı obvod˚ u. Nepˇ rin´aˇ s´ ı pod- klady pro konstrukˇ cn´ ı a n´ avrh´ aˇ rskou ˇ cinnost. Text nevynik´ a dlouh´ ymi a podrobn´ ymi v´ yklady. Mˇ el by pomoci osvˇ eˇ zit v´ yklad z pˇ redn´aˇ sek, kter´ y je mnohdy v´ yznamnˇ ejˇ s´ ı, neˇ zobs´ahl´ y text. Nem´ enˇ e v´ yznamn´ e jsou semin´aˇ re, ve kter´ ych je pˇ r´ ıleˇ zitost osvˇ etlit detaily a na v´ ypo- ˇ cetn´ ıch ´ uloh´ ach prohloubit pochopen´ ı chov´ an´ ı popisovan´ ych obvod˚ u. Oporou student˚ u v semin´ aˇ r´ ıch je kolega ing. Martin Pokorn´ y, Ph.D., kter´ y pˇ rispˇ el k obsahu tohoto textu. Patˇ r´ ı mu za to m˚ uj d´ ık. Prof. Ing. Jan Uhl´ ıˇ r, CSc. Praha, ˇ r´ ıjen 2017
Transcript
i
——————————————————————————————–
Elektronicke obvody – FBMI
Predmet Elektronicke obvody predstavuje studentum FBMI poznatky, sekterymi by meli vstupovat do profesı, ve kterych se setkajı s elektronickymilaboratornımi a kancelarskymi prıstroji. Predpokladem uspechu ve studiu jevyuzitı znalostı z predmetu Teoreticka elektrotechnika. Predlozeny text se ne-vracı k zakladum elektrotechniky. Dobre znalosti zakladnıch vztahu z teorieobvodu jsou podmınkou pro pochopenı funkce elementarnıch elektronickychfunkcnıch bloku, ze kterych jsou konstruovany elektronicke prıstroje.
Minimalnım prınosem, ktery by melo studium elektronickych obvoduprinest, je znalost oznacenı soucastek a dılu prıstroju, jako jsou stejnosmernezdroje, zesilovace, pameti, logicke cleny, prevodnıky A/D a D/A, apod. azakladnı povedomı o jejich roli ve slozitejsıch soustavach.
Obsah predmetu je vysledkem dlouholete zkusenosti z podstatne obsahlej-sıch predmetu, ktere byly soucastı ucebnıch planu na elektrotechnicke fakulteCVUT. S ohledem na poslanı predmetu v ucebnım planu FBMI byla tematazredukovana a vyklad soustreden na popis vlastnostı obvodu. Neprinası pod-klady pro konstrukcnı a navrharskou cinnost.
Text nevynika dlouhymi a podrobnymi vyklady. Mel by pomoci osvezitvyklad z prednasek, ktery je mnohdy vyznamnejsı, nez obsahly text. Nemenevyznamne jsou seminare, ve kterych je prılezitost osvetlit detaily a na vypo-cetnıch ulohach prohloubit pochopenı chovanı popisovanych obvodu. Oporoustudentu v seminarıch je kolega ing. Martin Pokorny, Ph.D., ktery prispelk obsahu tohoto textu. Patrı mu za to muj dık.
Nazorny prıklad pouzitı zesilovace ukazuje obr. 1.1. Zesilovace elektrickychsignalu ale majı velmi siroke pouzitı v prıstrojove a rıdicı technice, kde zesilujısignaly z nejruznejsıch cidel a snımacu.
1z
uu
zesilovaè
napìtí
Obrazek 1.1: Zesilovac pro ozvucenı salu
Pro posouzenı vlastnostı zesilovace v podmınkach obvodu se stejnosmernyminapetımi a proudy lze pouzıt model, ktery popisuje jeho nejelementarnejsıelektricke vlastnosti.
.
uzu1
AuRout
Rin
R0Rz
Au.u1 u2u0
Obrazek 1.2: Nesetrvacny model zesilovace
Zesilovac musı byt popsan minimalne temito parametry:1. vstupnı odpor Rin,
1
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 2
2. vystupnı odpor Rout,3. napet’ove zesılenı Au, idealnı zdroj napetı rızeny napetım.Vnejsı obvod potom muze mıt vlastnosti usporadanı podle obr. 1.2 s odkazemna obr. 1.1:Zdroj signalu (mikrofon) ma vnitrnı odpor R0 a napetı naprazdno u0.Vystupnı napetı uz je na zatezovacım odporu Rz (reproduktor).Pak lze vypocıtat vystupnı napetı takto:
uz = u0Rin
Rin +R0
AuRz
Rout +Rz
(1.1)
V praxi je zesilovac pouzıvan pro zpracovanı signalu s nejruznejsımi caso-vymi prubehy okamzitych hodnot. Pasmo kmitoctu, ktere je zesilovac scho-pen zesılit bude vzdy omezeno v oblasti vysokych kmitoctu (vzdy bude nekdenejmene jeden integracnı prenosovy clen – takova je prıroda). Pokud nenıv ceste derivacnı obvod, zesilovac bude zesilovat libovolne pomalu se menıcısignaly, bude to zesilovac oznacovany jako zesilovac stejnosmerny. Derivacnıobvod v ceste signalu omezı prenos zesilovace v oblasti nızkych kmitoctu.Model definujıcı omezenı na obou koncıch frekvencnıho pasma je spolu s frek-vencnı amplitudovou a fazovou charakteristikou na obr. 1.3.fd = 1/(2πR1C1), R1 = 1MΩ, C1 = 1nF, fd = 159Hzfh = 1/(2πR2C2), R2 = 100Ω, C1 = 10nF, fh = 159kHz
x100R1
C1 R 2
C2 10 100 1K 10K 100K 1M15.00
22.50
30.00
37.50
45.00
52.50
dB(v(4))
10 100 1K 10K 100K 1M-100.00
-50.00
0.00
50.00
100.00
150.00
ph(v(4)) (Degrees)
F (Hz)
Obrazek 1.3: Model a frekvencnı charakteristika zesilovace
Na obr. 1.4 je naznaceno, ze za urcitych podmınek lze zavest cast vystupnıhosignalu na vstup zesilovace. Vytvorı se tak zpetnovazebnı obvod.
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 3
.
u zu 1
AuR out
R in
R 0R z
R zv
A u.u 1 u 2u 0
Obrazek 1.4: Zpetna vazba v zesilovaci
Pro dalsı vyklad o zesilovacıch je treba s poukazem na uvedene schemazmınit zavazny detail. Rızeny zdroj napetı ma vyznacenu orientaci vstupnıchi vystupnıch svorek. Je tak presne popsano jakou polaritu bude mıt vystupnınapetı pri zname polarite napetı vstupnıho. Pokud bude zesılenı Au kladne,bude kladne napetı na svorce
”plus“ generovat kladne napetı na vystupnı
svorce”plus“. Zaporne napetı bude na vystupu, bude-li zaporne Au. U-
zemnıme-li vstupnı svorku”plus“ a zavedeme kladne napetı na svorku
”mi-
nus“, bude s kladnym Au vystupnı napetı zaporne. Odtud je odvozeno beznepouzıvane oznacenı vstupnıch svorek jako
”neinvertujıcı“ pro svorku
”plus“
a”invertujıcı“ pro svorku
”minus“.
Zesilovac na obrazku tedy pri kladnem napet’ovem prenosu bude ve zpet-novazebnım usporadanı svym vystupem pusobit na vstup tak, ze se na vstupubude napetı zvetsovat oproti napetı, ktere by tam bylo bez zpetne vazby. Sezapornym Au by naopak vystupnı napetı pres rezistor Rzv potlacovalo ucinekvstupnıho napetı u0.
Zapojenı zpetnovazebnıho usporadanı zjednodusıme na obr. 1.5 tak, abybylo mozno (s pouzitım superpozice a prenosu napet’oveho delice) uvestprehledny vyraz pro jeho napet’ovy prenos.V obvodu platı Rin →∞, Rout → 0, uz → u2.
_
+
.
R1
u0
R2
u1u2 Rz
Obrazek 1.5: Zjednoduseny zesilovac se zpetnou vazbou (invertujıcı)
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 4
Potom tedy
u1 =u2
Au= −u0
R2
R1 +R2
− u2R1
R1 +R2
u2 = u0
(R2
R1 +R2
)−Au
(1 + AuR1
R1+R2), (1.2)
1.1 Zpetnovazebnı soustava
Pri hledanı specifickych vlastnostı obvodu se zpetnou vazbou je obvyklepredstavit nejprve usporadanı bloku, ktere je mozno v elektronickem ob-vodu najıt jako bloky urcujıcı vlastnosti vysledne zpetnovazebnı struktury.V blokovem schematu lze identifikovat vstup obvodu, slucovacı bod na vstupuprıme vetve, prımou vetev, vystup obvodu, rozdelovacı bod na vystupu prımevetve a zpetnovazebnı vetev, ktera vede signal z rozdelovacıho do slucovacıhobodu.
X0
X1
X2
Xb
A
b
+
Obrazek 1.6: Blokove usporadanı zpetnovazebnı soustavy
Signaly, ktere lze v jednotlivych bodech pozorovat jsou v obrazku vy-znaceny s tım, ze vsechna X,A a β jsou realna cısla (pro analyzu SUS), kom-plexnı funkce ω (pro analyzu HUS), nebo Laplaceovy obrazy (pro analyzuLaplaceovymi operatory).
β =Xβ
X2
(1.3)
A =X2
X1
(1.4)
X1 = X0 +Xβ (1.5)
A′=X2
X0
=A
1− βA(1.6)
Rovnice (1.6) vyzaduje diskusi ke jmenovateli vytvoreneho zlomku (muzebyt i nulovy), navıc jeho hodnota rozhoduje o tom, zda zpetna vazba zvetsınebo zmensı prenos soustavy ve vztahu k prenosu samotne prıme vetve. Mo-hou nastat nasledujıcı situace:
Prıma vetev A je v elektronickych obvodech tvorena zesilovacem, castozesilovacem napetı.
Zpetnovazebnı vetev β je obvykle tvorena pasivnım obvodem. Ve vetsinevypoctu lze zanedbat prenos vstupnıho signalu ze slucovacıho bodu na vystupsoustavy pres zpetnovazebnı vetev (dominuje prenos prımou vetvı).
Signal vedeny z vystupu zesilovace do slucovacıho bodu lze popsat jakosignal ze zdroje napetı s urcitym vnitrnım odporem. Vystup zpetnovazebnıvetve muze byt pripojen ve slucovacım bodu ke vstupu zesilovace paralelnenebo v serii.
ββ RβRβ
seriova vazba paralelnı vazba
vstupvstup u1u1 Auu1Auu1
RoutRoutRinRin
uβuβ
Obrazek 1.7: Usporadanı slucovacıho bodu
Vstupnı signal zpetnovazebnıho obvodu muze byt odvozen z vystupnıhonapetı zesilovace nebo z jeho vystupnıho proudu – zpetna vazba napet’ova,nebo proudova:
.
βRβ
∝ i2 proudova vazba
∝ u2 napet’ova vazba
vstup u1 Auu1
RoutRin
uβ
i2 u2RZ
Obrazek 1.8: Usporadanı rozdelovacıho bodu
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 6
1.2 Idealnı operacnı zesilovac
Element, ktery oznacujeme jako idealnı operacnı zesilovac umoznuje velmiefektivne posuzovat vlastnosti zpetnovazebnıch obvodovych usporadanı. Jehoopravnenı je podporeno skutecnostı, ze na trhu elektronickych soucastekjsou k dispozici integrovane obvody, jejichz parametry dovolujı v konstrukcielektronickych zarızenı s pojmem idealnı operacnı zesilovac pracovat. Avsakvelmi zavaznou podmınkou pouzitelnosti idealnıho operacnıho zesilovace je,ze je vzdy zapojen v obvodu se stabilnı zapornou zpetnou vazbou. Vlastnostiidealnıho operacnıho zesilovace jsou nasledujıcı:
Au →∞ (1.7)
−βAu →∞ (1.8)
A′ ≈ − 1/β (1.9)
pokud je zpetna vazba za vsech podmınek zaporna, bude
u1 = 0 (1.10)
a u2 bude mıt hodnotu prave takovou, ze u1 = 0.Idealnı operacnı zesilovac ma nulovy vystupnı odpor a vstupnımi svor-
kami pri nulovem napetı neproteka proud. Z techto poznatku lze formulovatvelmi prosty navod pro vypocet a popis chovanı jakehokoli obvodu s idealnımoperacnım zesilovacem:
”V obvodu s idealnım operacnım zesilovacem
se vytvorı vystupnı napetı vzdy tak velike, ze na vstupnıch svorkachje nulove napetı.“ Toto tvrzenı muzeme nynı pouzıt pri odvozenı prenosuneinvertujıcıho zesilovace na obr. 1.9. Vypocet vychazı prave z podmınky nu-loveho vstupnıho napetı u1, ktere zajistı vystupnı napetı u2 pres delic napetıvedeny z vystupu na vstup. Jedna se o odporovou napet’ovou zpetnou vazbuse seriovym slucovacım obvodem.
_
+
.
R1
u0
R2
u1 u2 Rz
Obrazek 1.9: Neinvertujıccı zesilovac
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 7
u0 − u2R1
R1 +R2
= 0 → u2 = (1 +R2
R1
)u0 (1.11)
Zesilovac sR2 = 0 neboR1 =∞ pracuje jako napet’ovy sledovac, kdy u2 = u0.Je na obr. 1.10.
_
+u0
u1u2 Rz
Obrazek 1.10: Neinvertujıccı zesilovac
S operacnım zesilovacem lze zapojit s napet’ovou paralelnı zpetnou vazbouinvertujıcı zesilovac, obr. 1.11:
_
+
.
R1
u0
R2
u1u2 Rz
Obrazek 1.11: Invertujıcı zesilovac
Pro invertujıcı zesilovac platı:
−u0R2
R1 +R2
− u2R1
R1 +R2
= 0 → u2 = (−R2
R1
)u0 (1.12)
Vstupnı svorka operacnıho zesilovace, na ktere vystupnı napetı udrzujenulove napetı, muze slouzit jako bod, ve kterem se scıtajı proudy vedenez rady vstupnıch zdroju. Vystupnı napetı pak reprezentuje (vazeny hodno-tami odporu R1n) soucet vstupnıch napetı. Usporadanı sumacnıho zesilovaceukazuje obr. 1.12. Pro vystupnı napetı platı:
u2 = −(u01
R2
R11
+ u02R2
R12
+ u03R2
R13
+ u04R2
R14
)(1.13)
pokud R11 = R12 = R13 = R14 = R⇒ u2 = −(u01 + u02 + u03 + u04)R2/R
Vyznamne je, ze operacnı zesilovac muze pracovat se vstupnımi svorkamiz nichz zadna nemusı byt spojena s nekterou svorkou vystupnı. Takovevstupnı svorky se oznacujı jako plovoucı vstup. Ten umoznuje navrhnoutrozdılovy zesilovac, na jehoz vystupu je napetı odpovıdajıcı vazenemu rozdılu
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 8
.
.
R11
R12
R13
R14
u01u02u03u04
R2
0 u2 Rz
Obrazek 1.12: Sumacnı zesilovac
vstupnıch napetı. Schema je na obr. 1.13. Opet s pouzitım pozadavku naudrzenı nuloveho vstupnıho napetı, muzeme psat:
u02R4
R3 +R4
= u01R2
R1 +R2
+ u2R1
R1 +R2
⇒ u2 = u02R4(R1 +R2)
R1(R3 +R4)− u01
R2
R1
(1.14)necht’ R2/R1 = R4/R3 prıp. R4 = R2 a R3 = R1, potom
u2 = (u02 − u01)R2
R1
. (1.15)
_
+
R1
R3
R4
u01
u02
R2
0 u2 Rz
Obrazek 1.13: Rozdılovy zesilovac
Vrat’me se k sumacnımu zesilovaci, ktery scıta proudy na vstupnı svorceoperacnıho zesilovace. Vahovanı proudu lze zabezpecit odporovou strukturouR-2R podle obr.1.14. V obrazku je ukazano (a ctenar se snadno presvedcı),ze svislymi vetvemi prochazejı proudy, ktere jsou smerem zleva dopravavzdy zmenseny na polovinu. Jestlize takove usporadanı zapojıme do vstupuoperacnıho zesilovace podle obr.1.15 a pomocı spınacu rozhodneme, kteryz techto proudu potece do zpetnovazebnı vetve a ktery potece do zeme,pak vytvorıme na vystupu operacnıho zesilovace napetı binarne vazene lo-gickymi stavy, ktere rıdı spınace. Vytvorili jsme principialnı zapojenı D/Aprevodnıku, ktery muze byt pouzit jako zdroj napetı ovladany pocıtacem.
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 9
RRRR
2R2R2R2R2R2R
Ur12Ur
14Ur
18Ur
116UrUr
Obrazek 1.14: Odporovy zebrık R – 2R
1 1 1 10 0 0 0
Rz
RRR
2R2R2R2R2R
12Ur
14Ur
18Ur
b0b3 b2 b1
u2
Ur
Ur
Obrazek 1.15: D/A prevodnık
Pro prevodnık zapıseme vztahy, ktere ukazujı na moznosti volby vystup-nıho napetı:
u2 = −UrRz
2R
(b0
1
8+ b1
1
4+ b2
1
2+ b3
)(1.16)
Kdyz bude Ur = −16V, pak binarnı cıslo b3 · · b0 urcuje napetı ve voltech –hodnoty 0÷ 15 V. Napr. 1011B = 11D −→ u2 = 11 V.
Se znalostı vlastnostı diod a s pouzitım pozadavku trvale nuloveho napetına vstupu operacnıho zesilovace, dokazeme vysvetlit i cinnost operacnıhousmernovace. Predpokladame strıdave vstupnı napetı s opacnou polaritoujeho pulperiod. Pokud je vstupnı napetı kladne, uzavıra se proud z vystupnısvorky zesilovace diodou D2, protoze vystupnı svorka musı reagovat zapornoupolaritou sveho napetı na snahu zvysit napetı vstupnı svorky (zaporna zpetnavazba). Na hornım vystupu z obvodu je nulove napetı, na samotnem vystupuzesilovace je napetı propustne polovane diody. Pri zaporne pulperiode vstup-nıho napetı je snaha udrzet na vstupu nulove napetı ovlivnena pomeremR2/R1. Zpetnovazebnı smyckou prochazı proud pres diodu D1. Na hornıvystupnı svorce je presne zesılena okamzita hodnota vstupnıho napetı, a topomerem −R2/R1, na vystupu zesilovace je napetı vyssı o napet’ovy ubytekna propustne polovane diode. Vyuzijeme samozrejme napetı hornıho vystupu,protoze to nenı ubytkem na diode ovlivneno.
V rade oboru je potreba prenaset signaly mezi dokonale izolovanymi
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 10
0m 5m 10m 15m 20m-2,0
0,0
2,5
5,0
7,5
0m 5m 10m 15m 20m
-5,0
-2,5
0,0
2,5
5,0
7,5
0m 5m 10m 15m 20m-2,0
0,0
2,5
5,0
7,5
R1
R2
D1
D2
Obrazek 1.16: Operacnı usmernovac
systemy, tedy systemy bez jakehokoli galvanickeho spojenı. Vıme z teore-ticke elektrotechniky, ze takovy pozdavek dokonale splnuje transformator,tedy soucastka s magnetickou vazbou. Problem vsak nastane, pokud se po-zorovane napetı menı tak pomalu, ze transformator se svym dolnım meznımkmitoctem jiz nenı schopen signal prenest. Jednou z moznostı, jak tentoproblem vyresit, je pouzitı izolacnıho zesilovace s optickou vazbou. Jeho za-pojenı je na obr. 1.17.
R1
R2
u0
u2
nula 1
nula 1
nula 2
nula 2
Obrazek 1.17: Izolacnı zesilovac
Optickou vazbu zabezpecujı dva pokud mozno shodne opticke vazebnıcleny – soucastky, ktere majı v jednom pouzdre ulozenu svıtivou diodu (LED)a fotodiodu, na kterou LED svıtı. Prvy opticky clen je zapojen ve smyccezpetne vazby vstupnıho operacnıho zesilovace. Vystupnı proud vstupnıho ze-silovace musı byt tak veliky, ze svıtiva dioda vytvorı takovy svetelny tok,ze fotodioda udrzı svym proudem na vstupu nulove napetı. Vystupnı proudvstupnıho zesilovace je veden pres svıtivou diodu druheho optickeho clenu,svıtı stejne jako prva a ve
”sve“ fotodiode vytvorı tyz proud, jako fotodi-
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 11
oda prveho vazebnıho clenu. Tento proud je zaveden do vstupu druheho zesi-lovace, kde ve zpetnovazebnı smycce vytvorı vystupnı napetı, ktere zabezpecınulove napetı na vstupnıch svorkach druheho zesilovace. Oba zesilovace z hle-diska elektrickeho spojenı nemusı mıt
”spolu vubec nic spolecneho“. Prenos
pri identickych optickych vazebnıch clenech ukazuje nasledujıcı vztah
u2 = u0R2
R1
u0 ≥ 0. (1.17)
Velmi caste je pouzitı operacnıho zesilovace v zapojenı presneho integra-toru. Zapojenı je na obr. 1.18. Odvozenı vztahu pro vystupnı napetı opetvychazı z pozadavku trvale nuloveho vystupnıho napetı.
i1 =u0
R, iC = i1, u2(t) = u2(0)− 1
RC
∫ t
0
u0(t)dt. (1.18)
V obrazku je naznaceno chovanı integratoru v podmınkach, kdy na vstupupusobı konstantnı stejnosmerne napetı. Ma-li byt vstupnı napetı nulove,musı do vstupnıho uzlu z vystupu vstupovat konstantnı proud, a je-li vesmycce zpetne vazby kondenzator, konstantnı proud ho nabıjı tak, ze najeho svorkach napetı monotonne klesa nebo roste. Mame tak k dispozici ob-vod vytvarejıcı dokonale pilovite casove prubehy napetı ze zdroje s nulovymvystupnım odporem a s volitelnou strmostı.
0 2ms 4ms 6ms 8ms 10ms-3.0
-1.5
0.0
1.5
3.0
4.5
0 2ms 4ms 6ms 8ms 10ms-2
-1
0
1
2
3
R = 1kΩC = 1µF
u0u2
RC iC
u0
u2
t
t
Obrazek 1.18: Integrator
Chovanı integratoru s operacnım zesilovacem v harmonickem ustalenemstavu ukazuje na moznost vytvorit sinusove napetı s fazı otocenou presneo 90 oproti fazi napetı vstupnıho. Integrator vsak take umoznuje s dobrou
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 12
.
U 0 U2
R
C IC
Obrazek 1.19: Integrator – HUS
presnostı reagovat amplitudou vystupnıho napetı na kmitocet, coz je takedobre patrno z fazoroveho zapisu prenosu.
Vyraz popisujıcı prenos zıskame duslednym pouzitım fazorove analyzy,kdy v rovnici pro prenos invertujıcıho zesilovace pouzijeme pro kapacitorjeho impedanci.
U2 = −U01
jωRC(1.19)
1.3 Realny operacnı zesilovac
1.3.1 Staticke parametry realneho zesilovace
Konecne zesılenı Au, ktere oznacıme jako AdifNenulove vstupnı napetı u1 = u2/AdifNenulovy vystupnı odpor Rout
Omezeny rozkmit vystupnıho napetı (output voltage swing)Vstupnı odpor Rin
Vstupnı proud iin,Nesymetrie vstupu – offset napet’ovy uoff a proudovy ioffPrenos souhlasneho napetı Acom
Vsechny uvedene parametry zahrnuje obrazek 1.20. Nekterym z nich sevenujeme podrobneji.
Vliv konecneho zesılenı Adif , ofsetoveho napetı uoff a omezeneho roz-kmitu vystupnıho napetı ukazuje obr. 1.21
Obrazek ukazuje, ze zmena vystupnıho napetı nenı spojena s nulovymnapetım na vstupu zesilovace, ale ze na zmenu z nulove hodnoty na 10 V jetreba zavest na vstup napetı 50µV. V mnoha aplikacıch a tım spıse v jedno-duchych uvahach, muze byt 50µV povazovano prakticky za nulu a vypocetobvodu muzeme vest s prijetım modelu idealnıho zesilovace. Z uvedenehopomeru plyne, ze v tomto prıpade je Adif = 200 000.
Dulezite je, ze vystupnı napetı zesilovace nemuze byt libovolne velikek zabezpecenı nuloveho napetı na jeho vstupu. Kazdy realny zesilovac muzena svem vystupu vytvorit jen takove napetı, jake mu dovoluje vnitrnı struk-tura a napajecı napetı stejnosmerneho zdroje. Zrejme tedy dojde pri vyssımnaroku na vystupnı napetı k zaniku zpetnovazebnıho pusobenı na vstup ze-silovace a zadny vypocet zalozeny na predstave chovanı obvodu s idealnımzesilovacem nebude pouzitelny. Podstatne je, ze na vstupu pak muze bytnapetı velmi vzdalene predpokladane nulove hodnote. Charakteristika na obr.1.21 odpovıda popisu zesilovace s maximalnım rozkmitem vystupnıho napetıuout = ±13 V
Dalsı vadou realneho zesilovace je skutecnost, ze nulove napetı na vystupuzesilovace nenı vytvoreno nulovym napetım na vstupu. Charakteristika vstup-vystup je posunuta ve smeru vodorovne osy o napetı oznacovane jako napetıofsetove. Znamena to tedy, ze na to, aby bylo vystupnı napetı nulove, musıbyt na vstup zavedeno napetı, ktere charakteristiku
”posune“ do polohy od-
povıdajıcı nulovemu vystupnımu napetı. V praxi muze byt ofsetove napetı
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 14
zanedbatelne male ve vztahu k aplikaci. Pokud by neprijatelne zasahlo poza-dovane parametry, pouzijeme drazsı integrovany obvod nebo pripojıme kom-penzacnı obvod podle navodu vyrobce. Vliv napet’ove nesymetrie (ofsetu)napr. na invertujıcı zesilovac lze vypocıtat podle vztahu
u2 = −u0R2
R1
+ uoff
(1 +
R2
R1
)kdyz R1 = 10kΩ, R2 = 100kΩ, u0 = 0, 5V, uoff = ±2mV, u2 = −5V± 22mVZnamenko plus/minus ukazuje, ze nelze vedet, jakou polaritu bude mıt ofse-tove napetı u konkretnıho integrovaneho obvodu.
Vyrazne problematictejsı je pusobenı ofsetoveho napetı na integrator s o-peracnım zesilovacem. Z predchozıho vztahu lze usoudit, ze se ofsetove napetısuperponuje na napetı vnejsıho obvodu a spolu s nım zesiluje. V prıpadeintegratoru vsak jde o trvalou prıtomnost rusiveho stejnosmerneho napetı,ktere je obvodem integrovano a i kdyz by signalove napetı bylo nulove nebomelo nulovou stejnosmernou slozku, integral ofsetu by po case posunul vy-stupnı napetı na hodnotu kladneho nebo zaporneho napetı vystupnıho roz-kmitu. Integrator musı byt pravidelne nulovan, nebo jinak osetren protinezadoucımu integralu ofsetu. Nasledujıcı vztah popisuje casovy vyvoj vy-stupnıho napetı integratoru ovlivneneho existncı ofsetoveho napetı.
u2(t) = u2(0) +1
C
∫ t
0
(−u0 ± uoff
R1
)dt (1.20)
Model z obr. 1.20 ukazuje na existenci proudu protekajıcıho vstupnımisvorkami zesilovace. Uvedeny proud muze byt u soucasnych zesilovacu velmimaly a u ruznych zesilovacu muze mıt ruzny smer (proud vteka a u jineho ze-silovace vyteka). Jeho vliv muze vest ke vzniku nesymetrie vstupnıch napetı,kdyz kazda svorka
”uvidı“ jiny ohmicky odpor smerem ven ze zesilovace.
Proto nachazıme zapojenı, ve kterych i uzemnena svorka je spojena se zemıpres rezistor, ktery zajistı symetrii
”videnych“ odporu. Existence vstupnıch
proudu vsak prinası velmi zavazny pozadavek na usporadanı vnejsıch ob-vodu – vstupnı svorka nesmı byt nikdy oddelena od vnejsıch obvodu kon-denzatorem!
Stejne jako idealnı operacnı zesilovac, ma i realny plovoucı vstupnı svorky.K jejich
”plavanı“ se vsak vazı urcite parametry a meze. Pro ruzne in-
tegrovane obvody platı dve omezenı. Kdyz pusobı zaporna zpetna vazbaje diferencnı napetı (rozdıl napetı mezi vstupnımi svorkami) temer nulove.Pokud vsak dojde k prerusenı zpetnovazebnıch ucinku, napr. prekrocenımpozadavku na vystupnı rozkmit, pak se muze napetı mezi svorkami dostat ik nekolikavoltovym rozdılum. Obvod tento rozdıl snası az po urcite meznı
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 15
ucom
u2
u1/2u1
u1/2
Obrazek 1.22: Vliv souhlasne slozky
napetı, pri jehoz prekrocenı muze dojıt ke znicenı obvodu. Druhy efekt,ktery prinasejı plovoucı svorky, je popisovan jako vliv a prenos souhlasneslozky. Pusobenı vnejsıch obvodu na vstupu zesilovace ukazuje obr. 1.22. Sou-hlasne je napetı ucom, ktere pohybuje obema svorkami soucasne a je vztazenok zemnıcı svorce. V katalogu ma sve meze vztazene k zemi a jejich prekrocenımuze vest ke znicenı obvodu. Souhlasne napetı vsak ovlivnuje i vystupnınapetı. Hovorıme o prenosu souhlasne slozky, ktery si prejeme co nejmensı,protoze zesilovac je urcen k zesilovanı rozdıloveho napetı. V obrazku je vevztahu k souhlasnemu napetı rozpuleno a ma hodnotu u1. Kvalitu zesilovacepopisuje cinitel potlacenı souhlasne slozky (Common Mode Rejection Ratio),ktery je dan pomerem prenosu diferencnıho a souhlasneho signalu
CMRR = 20 log
∣∣∣∣ Adif
Acom
∣∣∣∣ [dB] (1.21)
1.3.2 Setrvacne vlastnosti realneho zesilovace
Setrvacne chovanı realneho operacnıho zesilovace ovlivnujı dva relativne malosouvisejıcı efektyFrekvencnı zavislost Adif (jω) a z nı plynoucı frekvencne zavisly posun fazevystupnıho napetı.Omezena doba prebehu vystupu u2 mezi dvema napet’ovymi urovnemi priskokove zmene vstupnıho napetı u1. Parametr SR [V/s] rychlost prebehu(Slew Rate) ve voltech za sekundu, nebo voltech za mikrosekundu.
Nejprve popıseme obvykle casti vnitrnı struktury realneho operacnıho zesi-lovace.
Vetsina integrovanych operacnıch zesilovacu je zkonstruovana jako obvodslozeny ze trı zesilovacıch stupnu.
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 16
Prvy stupen ma dva vstupy, invertujıcı a neinvertujıcı, zesiluje rozdılovenapetı a potlacuje souhlasne napetı.Druhy stupen zpracovava signal z prveho stupne a vyrazne jej zesiluje.Tretı stupen ma maly vystupnı odpor a je odolny vuci nestandardnım pri-pojenım zateze.
Cely retezec prenası (zesiluje) stejnosmerne rozdılove vstupnı napetı, a-vsak kazdy stupen ma svuj hornı meznı kmitocet (nemuze zesilovat signalys libovolne vysokym kmitoctem). Tuto vlastnost lze pro kazdy stupen mode-lovat nezatızenym RC obvodem s urcitou hodnotou casove konstanty, resp.s urcitou frekvencı zlomu na amplitudove frekvencnı charakteristice. Ta-kovy model frekvencnıho omezenı zesilovacıch moznostı jednotlivych stupnuumoznuje sledovat i charakteristiku fazovou. To bude predmetem nasledujı-cıho zkoumanı jevu typickych pro zpetnovazebnı struktury.
Na obr. 1.23 je frekvencnı charakteristika modelu prave zmıneneho trı-stupnoveho zesilovace. Ma uzavrenou zpetnovazebnı smycku, zesılenı prımevetve na nızkych kmitoctech 100 000 a odpory ve zpetne vazbe v pomeru1:1000. Mel by tedy zesilovat 1000x, coz take potvrzuje nakreslena ampli-tudova charakteristika s prenosem v dolnım pasmu kmitoctu rovnym 60 dB.Urcitou
”podivnost“ predstavuje narust prenosu v oblasti vysokych kmitoctu.
Vysvetlenı je nasledujıcı: Trojice RC clenu, ktere omezujı prenos jednotlivychzesilovacıch stupnu vnası do obvodu pokles amplitudove charakteristiky, aletake posun faze vystupnıho napetı oproti napetı na vstupu. Pro tri cleny RCje asymptota fazove chrakteristiky 270. Ve fazove charakteristice tedy musıbyt na frekvencnı ose bod, ve kterem je faze prenosu rovna 180. Tehdy v zesi-lovaci nepusobı zaporna zpetna vazba, ale naopak, uplatnuje se zpetna vazba
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 17
kladna, ktera amplitudu vystupnıho napetı zvetsuje. Proto vidıme prevysenına amplitudove charakteristice. Jak silny bude ucinek kladne zpetne vazbybude zalezet na amplitude signalu vedeneho zpet na vstup obvodu. Kladnazpetna vazba muze byt podkriticka jako v nasem obrazku, ale muze bytnadkriticka a zesilovac bude nekontrolovatelne oscilovat, bude nestabilnı.
O tom, zda bude zesilovac se zpetnou vazbou stabilnı nebo nestabilnırozhoduje tzv. prenos otevrene, resp. rozpojene smycky. Rozpojenou smyckuukazuje obr. 1.24. Na vstup obvodu je pripojen zdroj signalu a analyzazkouma, jaka cast vystupnıho napetı bude po pruchodu celou smyckou pusobitv mıste rozpojenı smycky. Rozhodujıcı je, zda fazova charakteristika pro-jde bodem 180 na kmitoctu, pri kterem je pomer amplitudy signalu ve-deneho z vystupu zesilovace do mısta prerusenı smycky k signalu vedenemuz vnejsıho zdroje do vstupu obvodu vetsı nebo mensı nez jedna. Kdyz je vetsınez jedna, zesilovac
”si vystacı sam“ – zpetnovazebnı signal je dostatecny na
to, aby se sam pruchodem smyckou posiloval, zesilovac je nestabilnı. Pokudje pomer mensı nez jedna, zesilovac s uzavrenou smyckou respektuje soucetzpetnovazebnıho a vstupnıho napetı a je stabilnı. Stabilitu zpetnovazebnıchzapojenı zesilovacu popisuje podrobne a s dalsımi podmınkami Nyquistovokriterium stability.
Prenos otevrene smycky βA = uzv/u1je naznacen v obrazku 1.24.
100A =500u A =-u A =1u100
1 Fu 10nFu0
200k resp M. 1
u1
uzv
1k
100
10nF
-200
Obrazek 1.24: Otevrena smycka zpetne vazby
Na dalsım obrazku 1.25 je frekvencnı analyza amplitudy a faze napetıvedeneho do scıtacıho uzlu na vstupu zpetnovazebnıho obvodu. Je patrne,ze se zpetnovazebnım odporem 1 MΩ bude zesilovac stabilnı, amplitudovyprenos smycky je mensı nez nula decibelu. Naproti tomu s odporem 200 kΩse vracı pri fazovem posunu 180 na vstup vıce, nez je tam zavedeno (prenosβA je vıce nez nula decibelu) a zesilovac bude po zapojenı smycky zpetnevazby nestabilnı.
Na obr. 1.26 je ukazka pocıtacove simulace vzniku oscilacı nestabilnıhozesilovace.
Aby vyrobci nezatezovali uzivatele operacnıch zesilovacu rizikem, ze jezapojı v nestabilnı zpetnovazebnı smycce, davajı na trh soucastky, ktere
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 18
100Hz 1KHz 10KHz 100KHz 1MHz
-100 dB/deg
-50 dB/deg
0
bA
bA
j
j
50 dB/deg
100 dB/deg
R = 200k3 W
R = 1M3 W
150 dB/deg
200 dB/deg
Obrazek 1.25: Otevrena smycka – amplituda a faze
0ms 40ms 80ms 120ms 160ms
-15,0V
-7,5V
0,0V
7,5V
15,0V
22,5V
Obrazek 1.26: Nestabilnı zesilovac
jsou vnitrnımi obvodovymi upravami zabezpeceny proti nestabilnı cinnosti,a to v jakemkoli usporadanı zpetnovazebnıch obvodu. Pokud zesilovac nenıoznacen jako frekvencne kompenzovany, pak musı uzivatel pouzıt vnejsı kom-penzacnı obvody, jejichz nastavenı byva zavisle na zamyslene volbe zpetno-vazebnıch odporu, resp. na nastavenı zesılenı se zavedenou vazbou.
Dalsı efekt, ktery charakterizuje dynamicke chovanı realneho operacnıhozesilovace, spocıva v omezene rychlosti prebehu vystupnıho napetı pri sko-kovem buzenı vstupu. Prubehy napetı v obvodu pri velkem rozkmitu budicıhoimpulsu pro invertujıcı zesilovac (R1 = 1 kΩ, R2 = 10 kΩ, OZ− LM741) uka-zuje obr. 1.27. Prımo z grafu muzeme odecıst hodnotu parametru SR, jehodefinice je zcela nazorna.
SR = 0, 5 V/µs (1.22)
Vyznamnym poznatkem je, ze rychlost prebehu nesouvisı s frekvencnımivlastnostmi samotneho zesilovace ani vlastnostmi zpetnovazebnıho zapojenı.
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 19
0 us
0u us
10 us
10 us
20 us
20 us
30 us
30 us
40 us
40 us
50 us
50 us
60 us
60 us
-200mV-100mV
0100mV200mV300mV
-2.4V
-1.0V
0.0
1.0V
2.4V
2V/4 us
u 0u 2
t
Obrazek 1.27: Imuls v OZ – rychlost prebehu
Skokova zmena napetı na vstupu zesilovace vzdy uvede vnitrnı obvody dorezimu nelinearnıch projevu soucastek, takze nelze z parametru pouzitelnychpro harmonickou analyzu usuzovat na rychlost odeznenı prechodnych dejuv nelinearnım obvodu. Jedna se tedy o specificky parametr, ktery je navıcvzdy spojen s podmınkami, v jakych je obvod meren (zesılenı zpetnovazebnıhoobvodu, rozkmit impulsnıho buzenı).
-2.0
-1.0
0.0
1.0
2.0
3.0
-4.0
-2.0
0.0
2.0
4.0
6.0
f = 30kHz, Um = 0,2Va0,5V
f = 30kHza100kHz, Um = 0,2V
Obrazek 1.28: Rychlost prebehu s harmonickym signalem
Omezena rychlost prebehu vystupnıho napetı zesilovace se projevuje jakotzv.
”trojuhelnıkovanı“. V mıste nejstrmejsı okamzite zmeny sinusoveho napetı
nenı zpetnovazebnı obvod schopen udrzet smycku v cinnosti a vystup pakcast sinusovky nahradı pilovitym prubehem se strmostı odpovıdajıcı rych-losti prebehu.
KAPITOLA 1. ZESILOVACE ANALOGOVYCH SIGNALU 20
Na obrazku 1.28 je vystupnı napetı pri harmonickem buzenı, pri ruzneamplitude a ruznem kmitoctu – invertujıcı zesilovac (R1 = 1 kΩ, R2 = 10 kΩ)
Lze odvodit maximalnı kmitocet preneseny bez zkreslenı:
fMAX =SR
2πU2m
[MHz, V, µs] (1.23)
Na zaver kapitoly uvadıme odkaz na kvalitnı integrovany operacnı zesi-lovac OP 07
Obrazek 1.29: Integrovany operacnı zesilovac OP 07
Baterie jsou zdroje stejnosmerneho napetı s omezenou zivotnostı a minimalnı-mi naroky na udrzbu. Po vycerpanı energie uvolnovane v chemickem procesujiz nelze energii obnovit. Baterii je nutno vymenit. Technologie vyroby bateriıse vyvıjı mnoho desetiletı. Dnes aktualnı baterie charakterizuje tabulka naobr. 2.1, ktera take uvadı vlastnosti bezne uzıvanych bateriı trı typickychrozmeru. (http://michaelbluejay.com/batteries)
Typ baterie Napìtí Rychlost samovybíjení Provozní teplota
Uhlíko-zinková,
zinko-chloridová1,5 V 80% kapacity za 3-4 roky -18° a 55°C
Alkalická 1,5 V 80% kapacity za 5-7 let -18° a 55°C
Lithiová 1,5-1,8 nebo 3,6 V 0.6% za rok; 7-15 let skladovací doba -40° a 60°C
Akumulatory jsou chemicke zdroje stejnosmerneho napetı, ve kterychprobıha reversibilnı chemicky proces ukladanı a uvolnovanı elektricke ener-gie. Tabulka na obr. 2.2 ukazuje sirokou nabıdku typu akumulatoru velmirozdılnych vlastnostı. Dalsı tabulka popisuje objemove a hmotnostnı para-metry v zavislosti na ulozene energii.(http://en.wikipedia.org/wiki/Rechargeable battery)
Obrazek 2.2: Typy akumulatoru a jejich zakladnı vlastnosti
Obrazek 2.3: Technologie a konstrukce akumulatoru
Problematika skladovanı elektricke energie je v soucasne dobe jednımz nejaktualnejsıch temat vyzkumu a vyvoje. Z nedavnych nove pouzitych
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 23
principu je treba zmınit konstrukci tzv. superkapacitoru, ve kterych je ukladannaboj do kondenzatoru s kapacitou az set faradu.
Pokud se tyce soucasne spotrebitelske nabıdky akumulatoru, je treba mıtna pameti, ze se vybava ruznych prıstroju a zarızenı velmi lisı v pouzitychakumulatorovych bateriıch. Lze koupit elektricke naradı s nikl-kadmiovyminebo lithium-plymerovymi bateriemi. Pritom proces jejich nabıjenı je velmiodlisny a zamena nabıjecek muze vest az ke katastrofickym nasledkum, kdynabıjeny akumulator exploduje a prıpadne zpusobı pozar nebo zranı obsluhu.Podobne zavazne je i kvalifikovane pouzitı nabıjecek k bateriım v mobilnıchtelefonech, GPS navigacıch apod.
2.2 Usmernovace a stabilizatory
2.2.1 Diodove usmernovace
Zdroje stejnosmerneho napetı pro laboratornı a kancelarskou techniku, u ktereje k dispozici pripojenı k elektrovodne sıti, jsou zalozeny na transformacistrıdaveho napetı a jeho usmernenı. K usmernenı strıdaveho napetı slouzınejcasteji polovodicove diody, prıp. dalsı polovodicove soucastky. Nejjed-nodussı konstrukci ukazuje obr. 2.4.
-0.250
0.25
0.50
0.751
I(R3)
T (Secs)
I(D)
-32
-160
16
32
48
v(7)
0
100m 120m 140m 100m 120m 140m
[v]
T (Secs)
v(2)
C
230Vef
R 2R1 R3
D
0
[A]
2 7
Obrazek 2.4: Jednocestny usmernovac
Transformator na sekundarnım vinutı vytvorı strıdave napetı potrebnevelikosti. Soucasne izolace mezi primarnı a sekundarnı cıvkou zabezpecı gal-vanicke oddelenı stejnosmerneho zdroje od elektrovodne sıte (jejıho uzemnenıresp. fazoveho napetı). V jednocestnem usmernovaci projde z vystupu trans-formatoru v kazde periode strıdaveho napetı proud, ktery pres propustnepolovanou diodu nabije kondenzator C. Ten na svych svorkach udrzuje stej-
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 24
nosmerne napetı vyuzite v zatezi R3. Z obrazku vytvorenem simulacı usmer-novace je patrne, ze diodou prochazejı v dobe kazde periody jen kratke prou-dove impulsy, ktere
”doplnujı“ naboj spotrebovany ve zbyvajıcı dobe periody.
Uvazıme-li, ze stejnosmerny proud odteka do zateze trvale (trvale je odvadennaboj z kondenzatoru), pak je zrejme, ze proudove impulsy prochazejıcı di-odou musı byt mnohonasobne vyssı nez trvaly proud zateze. V obrazku jeukazan prıpad, kdy pro zajistenı stejnosmerneho proudu 100 mA jsou presdiodu vedeny impulsy 750 mA. Proto jsou v katalozıch diod vzdy uvadenykrome hodnot stejnosmernych parametru, take hodnoty platne pro impulsnıcasove prubehy proudu a napetı.
Na dalsım obrazku 2.5 je obvod, ktery pracuje s transformatorem sedvema shodnymi sekundarnımi vinutımi. Ta jsou zapojena tak, ze na dvajednocestne usmernovace jsou zavedena napetı s opacnou fazı, usmernenaa usmernene napetı je slouceno na svorkach vyhlazovacıho kondenzatoru.Dobıjenı kondenzatoru se tudız uskutecnuje dvakrat za periodu, zvlnenı makmitocet 100 Hz a pri stejne kapacite kondenzatoru ma mensı rozkmit nezv usmernovaci jednocestnem.
D1
D2
u0
R1RzC1
Obrazek 2.5: Dvojcestny usmernovac s dvojım vinutım transformatoru
Na dalsım obrazku 2.6 je obvod, ktery pracuje s jednım sekundarnımvinutım a usmernuje napetı dvojcestne tak, ze se vytvorı pro obe pola-rity vstupnıho napetı usmernovace vodive cesty, vzdy seriovou dvojicı diod.Nevyhodou tohoto zapojenı je, ze usmernene napetı nema zadnou spolecnousvorku s vinutım transformatoru. Presto se jedna o nejrozsırenejsı typ u-smernovace v technice stejnosmernych napajecıch zdroju. Je oznacovan jakoGraetzuv usmernovac.
2.2.2 Stabilizace stejnosmerneho napetı
Obrazek 2.7 ukazuje, jak stabilizacnı (Zenerova nebo lavinova) dioda umoznujestabilizovat stejnosmerne napetı zdroje pri zmenach jeho proudoveho zatızenınebo zmenach strıdaveho napetı na vstupu usmernovace. Princip lze vysvetlit
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 25
K1
R1 R2
C RZ u
0ms 20ms 40ms 60ms 80ms 100ms-6
-3
0
3
6
9
t
u[V]
D1
D2
D3
D4
Obrazek 2.6: Dvojcestny Graetzuv usmernovac
velmi jednoduse, pokud vezmeme v uvahu skutecnost, ze na svorkach stabi-lizacnı diody je pri protekajıcım proudu stabilnı napetı, jak je ukazano najejı voltamperove charakteristice vpravo na obrazku. Princip spocıva v za-bezpecenı trvaleho pruchodu
”neuzitecneho“ proudu stabilizacnı diodou v ob-
lasti stabilnıho napetı a maleho diferencialnıho odporu. Potom zmeny zate-zovacıho proudu i zmeny vstupnıho napetı vedou pouze ke zmenam tohotoneuzitecneho proudu a napetı je stabilnı, pokud proud do zateze neprevezmeproud urceny jako minimalnı pro stabilizacnı diodu.
RZ
RZ
RZ ‖ Rsu0
u0
id
id
iz
iZD
IZDM
ud
ud
uZD
uZD
Rs
Rs
u′0
rZD
rZD
Obrazek 2.7: Stabilizace Zenerovou diodou
Pro stabilizacnı diodu jsou dulezite tyto parametry: napetı ohybu V-A
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 26
charakteristiky v oblasti urcene ke stabilizaci uZD a diferencialnı odpor v ob-lasti stabilizace rZD.
S odkazem na obr. 2.7 budeme pro jednoduchost pocıtat, ze diferencialnıodpor rZD = 0, potom bude Zenerova dioda stabilizovat, jestlize 0 < iZD <iZDM , kde iZDM je maximalnı proud stabilizacnı diodou.
1) iZD > 0, pokud je U0min a Izmax, takze Rs <U0min−uZD
Izmax
2) iZD < IZDM , pokud je U0max a Izmin, takze Rs >U0max−uZDIZDM+Izmin
Na dalsım obrazku 2.8 je uplne zapojenı dvojcestneho usmernovace sestabilizacı vystupnıho napetı pro dve ruzna vstupnı strıdava napetı.
0 8 16 24 320 8 16 24 32
-15V
-10V
-5V
0V
5V
10V
15V
C
R1
Rs
Rz
u1
u2
u[V
]
t [ms]t [ms]
Obrazek 2.8: Graetzuv usmernovac se stabilizacı Zenerovou diodou
Na dalsım obrazku 2.9 je usmernovac se stabilizacı vystupnıho napetıs operacnım zesilovacem ve zpetne vazbe. Principialne jde o zapojenı nejcasteji
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 27
uplatnene v integrovanych obvodech spojite pracujıcıch stabilizatoru.
0ms 8ms 16ms 24ms 32ms 40ms-3V
0V
3V
6V
9V
12V
R4
R2
R3
Rp
Cu0
R
Rz
Obrazek 2.9: Stabilizace s OZ
2.3 Spınane zdroje a menice
2.3.1 Nabojova pumpa
u
Cd
Cs
Cd Cd
Cs Cs
u u
2u-u
Obrazek 2.10: Nabojova pumpa a jejı nejjednodussı zapojenı
Princip nabojove pumpy ukazuje obr. 2.10. Je to obvodova strukturavybavena dvojicı spınacu. Rıdı je periodicke rıdicı napetı. Spınace nabıjejıv jedne pulperiode davkovacı kondenzator Cd a v druhe pulperiode predavajınaboj do stradacıho kondenzatoru Cs. Ten se postupne nabije na napetınabıjecıho zdroje. Zdroj nabıjejıcı davkovacı kondenzator muze byt zcelagalvanicky oddelen od kondenzatoru stradacıho. Zapojenı davkovacıho kon-denzatoru v obvodu muze napetı nabıjecıho zdroje superponovat k napetızdroje, a vytvorit tak zdroj s dvojnasobnym napetım. Jindy muze byt za-pojen ke spolecne svorce s opacnou polaritou a vytvorit zdroj s opacnou
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 28
polaritou nez ma nabıjecı zdroj. Nabıjenı vıce davkovacıch kondenzatoru ajejich serazenı do serie pri spojenı se stradacım kondezatorem, muze vestke zdroji s nekolikanasobkem napetı nabıjecıho zdroje. Nabojova pumpy mamnoho obvodovych modifikacı. Spınace jsou vesmes realizovany unipolarnımitranzistory a cela pumpa jako integrovany obvod, napr. jako obvod zvysujıcınekolikanasobne napetı.
Ve vsech spınanych zdrojıch napetı vybavenych stabilizacı vystupnıhonapetı, je k nastavenı presne hodnoty vyuzıvan princip sırkove modulaceimpulsu rıdıcıch spınace. K vytvorenı impulsnıho napetı se zadanou strıdou(pomerem impuls/mezera) je pouzıvan obvod uvedeny na obr. 2.11. Sırkovemodulovany signal vytvarı generator napetı s trojuhelnıkovym nebo pilo-vitym casovym prubehem, ktery je pripojen k obvodu komparatoru, kde jejeho prubeh porovnavan se stejnosmernym napetım. Komparator je obvod,ktery reaguje svym dvouhodnotovym vystupem na polaritu rozdılu dvouvstupnıch napetı. Na jeho vystupu jsou tedy impulsy, jejichz strıda zavisına tom, v jakem okamziku se
”protına“ trojuhelnıkove napetı na jednom
vstupu s nastavenym stejnosmernym napetım na druhem vstupu. Strıdouje v generatoru PWM urcena strednı hodnota napetı vytvoreneho spınaci.Spınace prepınajı mezi dvema napetımi a odpovıdajıcı stejnosmerne napetı
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 29
pro pripojenou zatez vytvorı integracnı RC nebo LC obvod. Existujı apli-kace PWM, ve kterych nenı integracnı obvod nutny. Spotrebici principialnesetrvacnemu, napr. zarovce, nespojite napajecı napetı pri vysoke frekvencinevadı, coz je vyuzito pri stmıvanı. Napetı na zatezi je urceno strıdou im-pulsnıho signalu a napetımi, ke kterym je zatez pripojovana. V uvedenemobrazku jsou spınace pripojeny na dve symetricka napetı± 15 V. Takze strıda1:1 dava na vystupu nulove napetı. Pokud by vstupnı napetı melo jednu po-laritu, bylo by vystupnı napetı jen prıslusnym zlomkem tohoto vstupnıhonapetı, tedy pri strıde 1:1 jeho polovinou.
2.3.3 Induktorove menice – neizolovane
Induktorove menice napetı jsou jednoduche obvody s jednou cıvkou, spınacema usmernovacem. Popıseme tri zakladnı zapojenı, pro ktera platı nasledujıcıspolecne vlastnosti:Spınac je sepnuty po dobu t1 a proud induktorem narusta.Spınac je rozpojeny po dobu t2 a proud z induktoru proteka zatezı prespropustne polovanou diodu a klesa.V ustalenem stavu je prırustek i pokles proudu induktorem za dobu periodyT = t1 + t2 stejny, a to bez ohledu na celkovy proud induktorem, ktery sevytvoril pri prechodnem deji (nabehu vystupnıho napetı).Celkovy proud induktorem musı byt takovy, ze jeho strednı hodnota za casT odpovıda iLs = u2/R, kde R je odpor zateze.
Induktorove menice dosahujı velmi dobre ucinnosti v mezıch 70 az 90%
Induktorovy invertujıcı menic
Na obr. 2.12 je invertujıcı menic stejnosmerneho napetı. Pokud si pripo-meneme chovanı induktoru pri odpojenı zdroje napetı (na spınaci vznikaskok napetı opacne polarity), pak je zrejme, jak usmernovac muze vytvoritvystupnı napetı opacne polarity. Nasledujıcı vyrazy odvozujı vznik vystupnıho
U C RL
D
u2
Obrazek 2.12: Induktorovy invertujıcı menic
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 30
napetı a popisujı proud induktorem v ustalenem rezimu cinnosti.
∆iL(t1) = −∆iL(t2)⇒ t1U
L= −t2
u2
L⇒ u2 = −U t1
t2(+uD)
iLs =u2
R⇒ iL(T ) = iLs
T
t2Pokud je usmernovac vybaven polovodicovou diodou, je nutno do vypoctuzahrnout ubytek napetı na propustne polovane diode uD. Pokud je obvodv regulacnı smycce s rızenım napetı pomocı PWM, pak je ubytek na diodepro vystupnı napetı nevyznamny.
Induktorovy snizujıcı menic
Poznali jsme na prıkladu invertujıcıho menice zakladnı myslenku konstrukceinduktorovych menicu. Jiz tedy snadno pochopıme roli spınaneho snizujıcıhomenice. Ponekud zjednodusene muzeme rıci, ze menic
”kouskuje“ napetı
zdroje a uklada do usmernovac jen jeho cast. Podobne jako v predchozım
U C R
L
D
u2
Obrazek 2.13: Induktorovy snizujıcı menic
prıpade, uvedeme vztahy popisujıcı vznik vystupnıho napetı.
∆iL(t1) = −∆iL(t2)⇒ t1U − u2
L= t2
u2
L⇒ u2 = U
t1t1 + t2
iLs =u2
R⇒ iL(T ) = iLs
Induktorovy zvysujıcı menic
Princip zvysujıcıho menice spocıva v tom, ze napetı na induktoru vytvorenepri rozpojenı spınace, se pricıta ke vstupnımu napetı menice.
Transformatorove menice umoznujı zmenu napetı volbou transformacnıhopomeru transformatoru a s vyuzitım pulsnı sırkove modulace stabilizujı na-petı. Zcela zasadnı je, na rozdıl od induktorovych menicu, moznost dokonaleizolace mezi vstupnım a vystupnım obvodem.
V konstrukci transformatorovych spınanych stejnosmernych zdroju seuplatnujı dva principy: Prvy princip je podobny principu induktorovychmenicu. Tedy, induktorem primaru prochazı proud, ktery v okamziku roz-pojenı obvodu vytvorı na sekundarnım vinutı impuls, a ten je zpracovanjednocestnym usmernovacem. Jde tedy o totez, jako v induktorovem menici,jen s tım rozdılem, ze nenı magneticke pole ukladano v jedne cıvce, ale vedvou, se spolecnym magnetickym polem, ale vzajemne izolovanych. Zapojenıtakoveho menice je na obr. 2.15.
PWM
regul.
DC
DC
Obrazek 2.15: Izolacnı menic DC/DC
Druhy princip na obr. 2.16 vyuzıva transformator stejne jako je uzıvanv beznych usmernovacıch. Na primar je privedeno strıdave (impulsnı) napetıa na sekundaru je dvojcestny usmernovac s filtracnım LC obvodem. Rozdıl
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 32
proti sıt’ovym transformatorum se strıdavym napetım 50 Hz, pracujı spınanezdroje s kmitocty v desıtkach az stovkach kilohertzu.
+
-
DC DC
Obrazek 2.16: Transformatorovy menic – push pull
Obema typum DC/DC menicu lze na vstup pripojit usmernovac strıdave-ho sıt’oveho napetı. Vytvorıme tak menic oznacovany jako menic AC/DC. Ta-kove usporadanı nalezneme v nejruznejsıch soucasnych zarızenıch od nabıjecekbateriı mobilnıch telefonu, pres zdroje-nabıjecky notebooku, az po vykonovezdroje stolnıch a rıdicıch pocıtacu. Na obr. 2.17 je principialnı zapojenıAC/DC menice.
K tomuto zapojenı je treba dodat nekolik vyznamnych vysvetlenı. Z hle-diska bezpecnosti pri zasazıch do zarızenı je velmi dulezite, ze vsechny castizdroje az po primar transformatoru v bloku strıdace a sekundar bloku re-gulatoru, jsou galvanicky spojeny s elektrovodnou sıtı a zivotu nebezpecne.Teprve oba transformatory separujı stejnosmerne napetı od galvanicke vazbyna sıt’. Jednotlive bloky majı nasledujıcı role:
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 33
Filtr na vstupu byva casto i slozitejsı, nez je na obrazku. Jeho ukolemje zabranit pronikanı impulsu ze spınacıch obvodu do sıt’oveho rozvodu.Nedokonale odstınenı spınanych obvodu, pracujıcıch se strmymi impulsyo kmitoctu desıtek az stovek kilohertzu vede k sırenı rusiveho signalu dosıte a s tım k rusenı zvlaste televizoru a radiovych prijımacu.Za usmernovacem je umısten obvod zvysujıcıho induktoroveho menice stej-nosmerneho napetı, ktery automaticky zajistı cinnost zarızenı se vstupnımisıt’ovymi napetımi napr. od 110 do 300 V. Napajecı zdroj tak nemusı byt vy-baven prepınacem odkazujıcım na vstupnı sıt’ove napetı.Za stabilizatorem primarnıho napetı je pripojen nektery z typu menice DC/DC,z predchozıch dvou obrazku. Na dalsıch obrazcıch jsou u nas prodavanesoucastky z katalogu firmy CHINFA ELECTRONICS – Taiwan, Taipei.
Obrazek 2.18: Integrovany DC/DC menic
Obrazek 2.19: Katalogove udaje DC/DC
KAPITOLA 2. NAPAJENI ELEKTRONICKYCH SYSTEMU 34
Obrazek 2.20: Integrovany AC/DC menic
Obrazek 2.21: Katalogove udaje AC/DC
Kapitola 3
Nelinearnı a regenerativnıobvody
V kapitole o zpetnovazebnıch zapojenıch zesilovacu jsme nevenovali pozor-nost chovanı obvodu s nadkritickou kladnou zpetnou vazbou. Jen ve vykladuo stabilite zesilovacu s realnymi operacnımi zesilovaci jsme ukazali na kritickepodmınky vytvorene frekvencnı zavislostı prıme vetve. Nestabilnı zesilovacjsme oznacili za nepouzitelny. Pro vyloucenı rizika nestbility akceptujemev jeho konstrukci pomocne obvody oznacovane jako obvody frekvencnı kom-penzace.
Predstava idealnıho operacnıho zesilovace s kladnou zpetnou vazbou je vy-loucena. Realnemu operacnımu zesilovaci vsak muzeme zavest smycku kladnezpetne vazby (to nam nemuze nikdo zakazat). Pak se musıme ptat co sestane, napr. pri malem stejnosmernem napetı na vstupu. Fyzikalnı predstavarıka, ze v obvodu bude zpet na jeho vstup privedeno napetı z vystupu, ktereprevysuje napetı zavedene na vstup z vnejsku. Ucinek vstupnıho napetı jezpetnovazebnım obvodem posilovan. Zmena vystupnıho napetı je zpetnova-zebnım obvodem urychlovana az do okamziku, kdy vystupnı napetı dorazına hodnotu vystupnıho rozkmitu. Tento dej je oznacovan jako dej regene-rativnı, probıha maximalnı rychlostı danou vlastnostmi pouzite soucastky avzdy vede k dosazenı mezı vystupnıho rozkmitu napetı.
Jako regenerativnı obvody se oznacujı i oscilatory, u nichz je regenerativnıpochod
”brzden“ setrvacnymi soucastkami ve zpetnovazebnı vetvi. Proto je
take popıseme v teto kapitole.
35
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 36
3.1 Komparatory
3.1.1 Komparator bez hystereze
Komparator bez hystereze jeste nenı regenerativnım obvodem, nema zave-denu zadnou zpetnou vazbu, Je zkonstruovan tak, ze jeho cinnost je zalozenana nelinearnıch vlastnostech zesilovacu s vysokym zesılenım, a to vcetne zesi-lovacu operacnıch. Jde o funkcnı blok, ktery svym dvouhodnotovym vystupemindikuje vzajemny vztah okamzitych hodnot dvou vstupnıch signalu. Idealnıkomparator skokem zmenı vystupnı hodnotu napetı, kdykoli rozdıl okamzitychhodnot na vstupnıch svorkach zmenı znamenko. Funkci komparatoru muzesplnit i operacnı zesilovac, jehoz dvouhodnotovy vystup reprezentujı dvemeznı napetı vystupu. Plovoucı diferencnı vstup zmenı vystupnı napetı v o-kamziku, kdy rozdıl obou vstupnıch napetı projde oblastı linearnı cinnosti,tzv. rozhodovacı oblastı. Pokud zavedeme na jednu vstupnı svorku konstantnınapetı, pak napetı na druhe svorce vytvorı skokovou zmenu vystupnıho napetıpokud jeho napetı projde rozhodovacı urovnı. Napr. na charakteristice v obr.1.21 byla ukazana charaktristika zesilovace se zesılenım diferencnıho signalu200000 a tak k prechodu vystupnıho napetı z jedne meznı do druhe meznıhodnoty stacı zmenit napetı mezi vstupnımi svorkami z −13/25 na +13/25 V.Pokud by bylo diferncnı zesılenı 106, potom k prechodu ±10 V na vystupustacı vstupnı zmena v okolı rozhodovacı urovne ±10µV.
Na obr. 3.1 je naznaceno pouzitı operacnıho zesilovace k vytvorenı signaluPWM.
OP_27
Obrazek 3.1: Usporadanı vstupu komparatoru
Na obr. 3.2 je ukazano, jak komparator reaguje na sinusovy vstup prinulove hodnote rozhodovacı urovne.
Bylo by jiste dobre, kdyby rozhodovacı oblast byla co nejuzsı, protozehrozı riziko, ze se rozdıl obou vstupnıch napetı bude drzet a menit velmipomalu v jejı bezprostrednı blızkosti a vystupnı napetı nebude mıt skokovy
prubeh. Vystupnı napetı nebude mıt moznost se pohybovat v oblasti linearnıcinnosti komparatoru, pokud v obvodu zavedeme kladnou zpetnou vazbu.
3.1.2 Bistabilnı obvod – komparator s hysterezı
Opustıme predstavu realneho operacnıho zesilovace ve smycce zaporne zpetnevazby se vstupnım napetım trvale udrzovanym v oblasti temer nulovehorozdıloveho napetı. Budeme predpokladat, ze delic napetı, ktery je pripojenk vystupu vytvarı napetı vedene na neinvertujıcı vstup, jak ukazuje obr. 3.3.Pri nulovem napetı u0 na vstupu obou zapojenı, pokud nenı zavedena zapornazpetna vazba, musı nastat jeden ze dvou stabilnıch stavu. Oba stavy jsou cha-rakterizovany dvema moznymi vystupnımi napetımi, obema odpovıdajıcımimeznım napetım maximalnıho rozkmitu. Bude-li na vystupu kladne meznınapetı, vytvorı zpetnovazebnı delic kladne napetı na neinvertujıcım vstupua tım podporı trvale kladne meznı napetı na vystupu. Totez lze ukazat i proprıpad trvale udrzovaneho zaporneho meznıho napetı. V obvodu tedy mamemoznost udrzet po libovolne dlouhou dobu dva odlisne stabilnı stavy. Kladnazpetna vazba je naznacena v obou zapojenıch na obr. 3.3. Zesilovac nemuzev rozhodovacı oblasti pracovat s nulovym napetım na vstupnıch svorkach,protoze zpetnovazebnı obvod v okamziku, byt’ nepatrne zmeny vystupnıhonapetı, ucinkem zpetne vazby zmenı skokem stavajıcı meznı vystupnı napetına opacne. Obvod oznacujeme jako bistabilnı, protoze vylucuje jakekoli jinevystupnı napetı, nez dve napetı meznı, napr. ±10 V. U ruznych specialnekonstruovanych komparatoru se setkame i s jinymi meznımi hodnotami.
Zpetnovazebnı delic udrzuje na neinvertujıcım vstupu konstantnı napetıodvozene z vystupnıho napetı. K tomu, aby se vystupnı napetı zmenilo, jenutne zmenit polaritu na diferencnım vstupu zesilovace. To znamena, zese napetı u0 (puvodne nulove) musı zmenit tak, aby napetı na diferencnım
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 38
vstupu zmenilo svou polaritu. Potom se jiz pusobenım kladne zpetne vazbyobvod preklopı do opacneho stabilnıho stavu. Prechod je podporovan pusobe-nım nadkriticke kladne zpetne vazby, rychlostı danou jen rychlostı vnitrnıchobvodu komparatoru. Po prechodu do opacneho stavu se na vstupu vytvorınove stejnosmerne pomery a k opacnemu prechodu je treba, aby napetı u0
prekrocilo tuto novou hodnotu. Interval napetı, mezi obema preklapecımiurovnemi se oznacuje jako hystereze komparatoru a komparatorove zapojenıjako komparator s hysterezı.
K
K
u0 u0
ukuk
R1
R1
R2
R2
Obrazek 3.3: Komparatory s hysterezı invertujıcı a neinvertujıcı
Pro oba typy komparatoru z obr. 3.3 jsou shrnuty jejich paraametryv nasledujıcıch souhrnech.Invertujıcı komparator s hysterezı Podmınky preklapenı:Rozkmit vystupnıho napetı u2 = ±u2max
Preklopenı z +u2max na −u2max nastane, kdyz u0 > +u2maxR1
R1+R2
Preklopenı z −u2max na +u2max nastane, kdyz u0 < −u2maxR1
R1+R2Pro obvod
4k
20k
-18
-12
-6
0
6
12
18
-15 -12 -9 -6 -3 0 3 6 9 12 15
v(2) (V) v(4) (V)
v(2) (V)
v(4) (V)
Obrazek 3.4: Invertujıcı komparator s hysterezı
na obr.3.4 jsou udaje o hysterezi nasledujıcı:R1 = 4 kΩ, R2 = 20 kΩ u2 = ±15 V
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 39
pro skok vystupu na +u2max u0 ≤ −2, 5 Vpro skok vystupu na −u2max u0 ≥ +2, 5 VNeinvertujıcı komparator s hysterezı Podmınky preklapenı:Rozkmit vystupnıho napetı u2 = ±u2max
Preklopenı z +u2max na −u2max nastane, kdyz u0 < −u2maxR1
R2
Preklopenı z −u2max na +u2max nastane, kdyz u0 > +u2maxR1
R2
Pro obvod na obr. 3.5 jsou udaje o hysterezi nasledujıcı:
4k
20k
-18
-12
-6
0
6
12
18
v(3) (V)
-15 -12 -9 -6 -3 0 3 6 9 12 15
Micro-Cap 11 Evaluation Version
v(7) (V)
v(7) (V)
v(3)(V)
v(3)(V)
Obrazek 3.5: Neinvertujıcı komparator s hysterezı
R1 = 4 kΩ, R2 = 20 kΩ u2 = ±15 Vpro skok vystupu na +u2max u0 ≥ +3 Vpro skok vystupu na −u2max u0 ≤ −3 V
Bistabilnı obvody hrajı v obvodove technice velmi vyznamnou roli. Vespecialnıch zapojenıch v obvodech vypocetnı techniky pracujı jako pametibinarnıch stavu. I obvod, ktery jsme prave popsali, muze slouzit jako pamet’
udalosti, kterou by napr. mohl byt zaznam o polarite posledne prijatehovstupnıho impulsu.
3.1.3 Astabilnı obvod
Na obr. 3.6 je ukazan princip obvodu, ktery sam strıda dva stabilnı stavyv bistabilnım obvodu. Na obrazku vpravo je nejjednodussı mozne usporadanı,kdy je prımo vystupem bistabilnıho obvodu napajen integracnı obvod urcujıcıcas mezi strıdajıcımi se preklopenımi bistabilnıho obvodu.
Casove prubehy napetı v obvodu ukazuje obr. 3.7. Obrazek plne osvetlujecinnost obvodu. Po preklopenı do kladneho meznıho napetı U2+ vytvorı delicnapetı na invertujıcım vstupu komparatoru napetı U1+ a soucasne odstartujenabıjenı kondenzatoru C. Ten je nabıjen k plne hodnote vystupnıho napetıkomparatoru, zatımco je napetı pro preklopenı do opacneho stavu urcenodelicem. Kdyz napetı na kondenzatoru k tomuto napetı dospeje, obvod se
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 40
u2+u2−
R
R
CC
uCuC
BKO
u2±
R2
R1
u1±
Obrazek 3.6: Princip astabilnıho obvodu
preklopı svym vystupem na napetı U2− a kondenzator je nabıjen opacnymsmerem k zapornemu vystupnımu meznımu napetı komparatoru a opet se ob-vod preklopı, kdyz napetı na kondenzatoru klesne k napetı U1− vytvorenemudelicem.
u
u1
u2
uc
t
T1
T2
U1−
U2−
U1+
U2+
Obrazek 3.7: Casove prubehy v astabilnım obvodu
Uvedeny pochod popisujı nasledujıcı vztahy.
U1+ = U2+R1
R1 +R2
, U1− = U2−R1
R1 +R2
(3.1)
T1 = RC lnU2+ − U1−U2+ − U1+
, T2 = RC lnU2− − U1+
U2− − U1−(3.2)
Astabilnı obvod – prıklad vypoctu. Mame:Parametry obvodu – invertujıcı komparator s hysterezıR = 5 kΩ, C = 100 nF R1 = 20 kΩ, R2 = 20 kΩ,Rozkmit vystupnıho napetı komparatoruU2+ = −U2− = 16 V
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 41
Sırka hystereznıho oknau±1 = U±2
R1
R1+R2= ±8V
Doba pulperiodyT2 = T1 = RC ln 24
8= 5e3 ∗ 1e− 7 ∗ ln 3 = 5, 5e− 4
T1 + T2 = 1, 1e− 3Simulacnı vypocet s garafem na obr. 3.8 doklada spravnost vypoctu,
R120k
R2 20k
C100n
R5k
Astab.cir
0
10
20
-10
-201m 2m 3m 4m
[V]
[s]0
Obrazek 3.8: Simulace astabilnıho obvodu
Generator tvarovych kmitu
Na obrazku 3.9 je astabilnı obvod, ktery se oznacuje jako generator tva-rovych kmitu. Generuje velmi stabilnı a tvarove preciznı casove prubehyobdelnikoveho a trojuhelnıkoveho tvaru. V prıstrojove technice jsou tytoobvody zakladem slozitejsı konstrukce, ve ktere je navıc vytvaren sinusovysignal pomocı tvarovacıho obvodu, do ktereho je zaveden trojuhelnıkovysignal.
Obvod je slozen ze dvou funkcnıch bloku. Neinvertujıcı komparator je za-pojen ve smycce s integratorem. Skokove obdelnıkove napetı z vystupu kom-paratoru je zavedeno na vstup integratoru, ktery tudız vytvarı trojuhelnıkovevystupnı napetı. Trojuhelnıkove napetı vstupuje do komparatoru a preklapıho vzdy, kdyz dostoupı ke komparacnı urovni.
Vypocet periody periodickeho napetı u2 v obvodu na obrazku vychazız jeho znameho rozkmitu, zde ±10 V. Integrator s napetım v obou urovnıch
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 42
10k
100k500n
10k
.
uint ± 1V u2 ± 10V
integrator ± 1mA komparator vystup ± 10V
Obrazek 3.9: Generator tvarovych kmitu
vytvarı linearne rostoucı, resp. klesajıcı prubeh napetı. Kondenzator je na-bıjen konstantnım proudem ± 1 mA. Delic napetı ve smycce kladne zpetnevazby urcuje hysterezi, tedy napetı, pri kterych se zmenı smer trojuhelnıkove-ho prubehu. Zde je hystereze±1V . Interval± 1 V prekona vystup integratoruza dobu tp = ∆u C/i, v nasem obrazku tp = 2.0, 5.10−6/10−3 s = 1 ms.Celkova perioda je 2 ms, kmitocet 500 Hz. Vystup simulatoru to potvrzuje.
0ms 1ms 2ms 3ms 4ms 5ms 6ms
-1.5
-1.0
-0.5
0.0
0.5
1.0
1.5
0ms 1ms 2ms 3ms 4ms 5ms 6ms
-15.0
-10.0
-5.0
0.0
5.0
10.0
15.0
t
Obrazek 3.10: Simulace generatoru tvarovych kmitu
3.2 Oscilatory
V komparatorech s hysterezı je zavedena kladna zpetna vazba odporovymzpetnovazebnım delicem, takze z hlediska rychlosti odezvy obvodu na vstupnı
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 43
signal, je prechodny dej ovlivnen jen rychlostı prebehu vystupnıho napetı.Kladna zpetna vazba vsak muze byt frekvencne zavisla. Potom nebude
v obvodu prechazet vystup z jednoho do druheho stavu skokem, ale s ohledemna propustne pasmo zpetnovazebnıho obvodu lze vytvorit i takovy obvod,ktery bude generovat sinusovy casovy prubeh. Popis prenosu zpetnovazebnıhoobvodu lze formalne popsat ve fazorove oblasti nasledujıcımi vztahy, kterejsou upraveny do tvaru odpovıdajıcıho mezi stability obvodu s kladnou zpet-nou vazbou.
A′(jω) =A(jω)
1− βjω (jω)Ajω (jω)(3.3)
Pro mez stability potom platı
β (jωo)A (jωo) = 1 , (3.4)
V exponencialnım tvaru lze podmınku zapsat vztahem
βA = |β| |A| ej(ϕβ+ϕA) , (3.5)
Podmınku nastavenı meze stability lze rozdelit na dve podmınky, podmınkufazovou a amplitudovou:
ϕβ + ϕA = ϕZV = 0 , (3.6)
|β (ωo)A (ωo)| = 1 , (3.7)
V konstrukci sinusoveho oscilatoru je dulezite, aby meznı podmınka ne-stability byla splnena pokud mozno pro jediny kmitocet ω0, a to jak fazova,tak amplitudova. Uvedeny pozadavek vetsinou uplatnıme u frekvencnı cha-rakteristiky zpetnovazebnıho obvodu, a budeme povazovat zesılenı zesilovaceza frekvencne nezavisle. Existujı vsak i obvody, u nichz se s frekvencnı cha-rakteristikou zesilovace musı pocıtat pri vypoctu generovaneho kmitoctu.
3.2.1 Oscilatory LC – zakladnı principy
Pozadavek na selektivnı vyber jedineho kmitoctu v prubehu frekvencnı cha-rakteristiky prenosu zpetnovazebnıho napetı dobre splnuje rezonancnı LCobvod. Zpetnou vazbu je mozno uzavrıt vazanym sekundarnım vinutım la-dicı cıvky. Rezonancnı kmitocet je v idealnım obvodu urcen vztahem:
ωo → ωr =1√LC
(3.8)
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 44
.
LL CC
A > 0A > 0
Obrazek 3.11: LC oscilator
Na obr. 3.11 je principialnı zapojenı oscilatoru s rezonancnım obvodem.V obrazku jsou u vazanych induktoru (transformatoru) vyznaceny zacatkyvinutı na spolecnem magnetickem jadru. Jejich spravne zapojenı je pod-mınkou uzavrenı smycky kladne zpetne vazby. Stabilita a presnost naladenıoscilatoru zavisı na ciniteli jakosti rezonancnıho obvodu, tedy na minimalnısırce pasma. Je znamo, ze elektromechanicke soustavy s piezoelektrickymikrystaly nebo keramickymi vybrusy mohou byt zkonstruovany (vybrouseny)tak, ze vykazujı na urcite frekvenci mechanickou rezonanci, podobne jakoladicka k hudebnım nastrojum. Rezonancnı kmitocet muze byt mechanickymirozmery a vyberem materialu nastaven na desıtky hertzu, az na vıce nez100 MHz.
Na obrazku 3.12 je schematicka znacka a elektricky model reprezentujıcıobvody seriove rezonance na prvem a tretım harmonickem kmitoctu mecha-nicke rezonance. Vpravo je obrazek kremenneho vybrusu, ktery je zapojovanv obvodeech krystalem rızenych oscilatoru.
C0
R1
R2
C1
C2
L1
L2
Obrazek 3.12: Krystalovy rezonator
Z usporadanı modelu je patrne, ze se krystalovy rezonator muze na ruznychfrekvencıch chovat jako seriovy nebo jako paralelnı rezonancnı obvod. Prozakladnı harmonickou frekvenci seriove rezonance ωs a paralelnı rezonanciωp lze odvodit:
ωs =1√L1C1
, ωp = ωs
√1 +
C1
C0
(3.9)
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 45
Tvar vybrusu a elasticita materialu, ze ktereho je rezonator vyroben,vetsinou umoznujı vznik kmitu na trojnasobnem kmitoctu. V uvedenychvzorcıch pak vystupujı L2 a C2
Na obr.3.13 je krystalem rızeny oscilator s logickym clenem, ktery muzebyt pouzit v generatoru taktovacıch impulsu v logickych sekvencnıch obvo-dech. Podobne jsou reseny i obvody rıdıcı digitalnı hodiny a hodinky. Elektro-mechanicke rezonatory jsou tedy na trhu velmi frekventovanou soucastkou.
R1
C1C2
3
Obrazek 3.13: Krystalovy oscilator
3.2.2 Oscilatory RC
Oscilator s posouvanou fazı
Pouzitı rezonancnıch obvodu muze cinit obtıze zvlaste v oscilatorech gene-rujıcıch nızke kmitocty. Meznı podmınku oscilacı lze zajistit i ve zpetno-vazebnım obvodu, ktery na jedinem kmitoctu splnı fazovou podmınku. Proamplitudovou podmınku je nutne zajistit prenos prıme vetve tak, aby nakmitoctu splnujıcım fazovou podmınku byl zpetnovazebnı prenos splnujıcıpodmınku amplitudovou.
Na obr. 3.14 je schema oscilatoru s posouvanou fazı. Trojice RC obvoduje navrzena tak, aby vsechny tri mely shodnou casovou konstantu a pritomse minimalne vzajemne ovlivnovaly. Ze znamych vlastnostı integracnıho RCclenu muzeme odvodit kmitocet, pri kterem je fazovy posun napetı kazdehoclenu prave 60. Jsou-li cleny tri, bude na tomto kmitoctu celkovy fazovy uhelprenosu zpetnovazebnıho clenu roven 180. Pokud bude v prıme vetvi inver-tujıcı zesilovac, potom bude na uvedenem kmitoctu splnena fazova podmınka.Zbyva jen zjistit, jaky pokles amplitudy napetı z vystupu zesilovace zpetno-vazebnı clen zpusobı. Bude-li mıt zesilovac takove zesılenı, ze tento pokleskompenzuje, bude splnena i podmınka amplitudova, obvod bude generovatsinusovy signal s kmitoctem, na kterem vykazuje kazdy integracnı clanek vezpetne vazbe posun 60. Frekvence bude zrejme dana vztahem
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 46
f =
√3
2πRC(3.10)
Pokles amplitudy na tomto kmitoctu je na kazdem RC obvodu na jednupolovinu amplitudy vstupnıho signalu. Po pruchodu celym zpetnovazebnımclenem je tedy amplituda jednou osminou amplitudy na vystupu zesilovace.Stacı, aby zesılenı zesilovace bylo Au = −8 a smycka bude na mezi stability.Predpokladam, ze ctenar, ktery absolvoval predmet Teoreticka elektrotech-nika prijal uvahy o zpetnovazebnım RC clenu s plnym pochopenım.
u1
u2
Au b u
R
C
aR bR
C /a C /b/
Obrazek 3.14: Oscilator se tremi prımo vazanymi RC obvody
Pomery v obvodu ukazuje na obr. 3.15 simulace oscilatoru, ve ktere jsouRC cleny vzajemne oddeleny prenosovymi rızenymi zdroji s prenosem +1 aprıma vetev ma prenos nastaveny na -8.
t
u
R
C
R
C
R
C
Au
u2
u1
b u
1 1
j =-60°
j =-180°
j =-60° j =-60°
S=180°
Obrazek 3.15: Napetı na RC obvodech
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 47
Oscilator s Wienovym clenem
RC obvod nazyvany jako Wienuv clen je na obr. 3.16. Jedna se o obvod,ktery vykazuje pokles amplitudove frekvencnı charakteristiky jak smeremk nızkym, tak smerem k vysokym kmitoctum. Na kmitoctu, kde se smerpoklesu menı (ω = 1/RC), je amplituda vystupnıho napetı jednou tretinouamplitudy vstupnı a fazovy posun nulovy. ϕ = 0, Au = 1/3,, kdyz ω = 1/RC
Wienuv clen tedy splnuje pozadavky na selektivnı zpetnovazebnı clen,ktery umoznı splnenı fazove i amplitudove podmınky pro vznik sinusovychoscilacı. Principialnı zapojenı oscilatoru ukazuje obr. 3.18.
Ve schematu je zavedena operacnımu zesilovaci kladna zpetna vazba Wie-novym clenem. Ve smycce zaporne zpetne vazby je nastaven pomocı rezistoruR2 a R1 prenos Au = 3.
Dosud jsme se vyhnuli vyznamnemu praktickemu problemu, kterym jestart oscilacı. V zadnem oscilatoru nelze nastavit podmınky pro existenci si-nusovych oscilacı zcela presne. Bud’ bude nastavena zpetna vazba podkriticka
KAPITOLA 3. NELINEARNI A REGENERATIVNI OBVODY 48
R
R
CC
R1
R2
zaporna zpetna vazba
kladna zpetna vazba
Obrazek 3.18: Oscilator s Wienovym clenem – princip
a obvod se nerozkmita, nebo bude nadkriticka a obvod bude generovat nesi-nusovy prubeh, jehoz zkreslenı bude zaviset na sırce pasma, pro kterou je nad-kriticka podmınka splnena. Resenı je u vsech oscilatoru obdobne: Obvod musımıt nastaveny pri startu oscilacı nadkriticke podmınky. Jakmile se oscilaceobjevı, musı zapusobit mechanizmus, ktery snızı prenos ve smycce prave nahodnotu kriticke kladne zpetne vazby. Tento mechanizmus samozrejme nesmıoscilace potlacit, s jejich pomocı ale musı meznı podmınky udrzovat. Nejlepepracujı takove obvody, ktere generovany signal usmernı a stejnosmernou hod-notou usmerneneho napetı udrzujı presne zesılenı ve smycce zpetne vazby.Podobne ucinne jsou obvody, ve kterych generovany signal prochazı termis-torem, ktery menı odpor ve zpetnovazebnı sıti smerem k hodnote kritickevazby.
0 4 8 12 16 20
-8
-4
0
4
8
12
t [ms]
uvyst[V
]
Obrazek 3.19: Omezenı rozkmitu vystupnıho napetı
Kapitola 4
Obvody pro logicke systemy
Predmetem vykladu v tomto textu jsou elektronicke obvody. Obvody vy-pocetnı techniky jsou v soucasnosti postaveny prevazne na principech ne-linearnıch jevu v polovodicovych soucastkach. V logickych obvodech jde o spe-cificke pozadavky na prenosy elektrickych signalu, ktere reprezentujı binarnıstavy. Mame-li poznat vyznamne vlastnosti techto obvodu, musıme se nej-prve seznamit s formalnımi principy konstrukce logickych systemu. Logickesystemy pracujı pouze se dvema (binarnımi) stavy nula a jedna, ke kterymjsou v elektronickych obvodech obvykle prirazeny dve hodnoty napetı.
4.1 Kombinacnı logicke obvody
Nejprve se venujeme logickym funkcım, ktere se oznacujı jako funkce kom-binacnı. Kombinacnı funkce popisuje vystupnı binarnı stav jako vysledekurceny kombinacı vstupnıch stavu. Takovy funkcnı vztah lze popsat nekolikazpusoby:Pravdivostnı tabulkouGraficky v rovineBooleovou algebrou, ktera uzıva tri zakladnı operace:* Logicky (Booleuv) soucin AND .* Logicky (Booleuv) soucet OR +* Negace NOT
Pravdivostnı tabulka systematicky popisuje jaky vystupnı logicky stav mabyt vytvoren, pokud jsou zadany stavy vstupnı. Napr.: Za vystup povazujmeosvetlenı kabiny automobilu. Za vstupnı stavy a odpovıdajıcı vystupy muzemepovazovat stavy typu auto stojı, je sepnut spınac osvetlenı = svetlo svıtı, autojede, je sepnut spınac = svetlo nesvıtı, auto stojı a je vypnut spınac osvetlenı= svetlo nesvıtı, a podobne i s dalsımi moznymi podmınkami typu rychle
49
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 50
zhasnout, zhasnout se zpozdenım pri zavrenych dverıch, rychle zhasnout prizamknutı dverı, atd., atd.
Na obr. 4.1 je elementarnı pravdivostnı tabulka pro zakladnı logicke ope-race: logicky soucet, logicky soucin a negaci.
Pro zapis logickeho souctu i soucinu pouzijeme stejnych znamenek jakopro operace aritmeticke, protoze pri zapisu vztahu a pozdeji i rovnic, budevzdy zcela nepochybne, ze se jedna o vztahy v logickych funkcıch nikolio vztahy mezi cısly v aritmetice. Pro negaci se pouzıva pruh nad symbo-lem logicke promenne.
Na obr.4.2 je pravdivostnı tabulka pro nahodile zvolenou funkci trı lo-gickych promennych. Touto tabulkou je logicka funkce plne posana, protozema osm radku, na nichz jsou zobrazeny vsechny kombinace vstupnıch stavu,jine vstupnı hodnoty neexistujı. Pocet radku pravdivostnı tabulky je danpoctem n vstupnıch velicin, je jich 2n.
a b yc
0
0
0 0 1
0 1 0
0
0
1 0 1
1 1 1
1
1
0 0 0
0 1 0
1
1
1 0 1
1 1 0
Obrazek 4.2: Tabulka obecne kombinacnı funkce
Pro zapis pravdivostnı tabulky existuje prostredek, ktery tabulku zapıseusporneji a prinese podklad pro nektere operace, ktere lze v kombinacnıfunkci provadet. Jedna se graficke zobrazenı funkcnıch hodnot, aniz je nutnovycerpavajıcım zpusobem zapisovat vsechny mozne vstupnı stavy. Tabulkase oznacuje jako Karnaughova mapa a jejı zakladnı vlastnostı je, ze kazdepolıcko je pevne vazano na urcitou kombinaci vstupnıch stavu. Pro tri vstupy
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 51
tedy ma osm okenek (obr. 4.3), sestnact by jich bylo pro ctyri, prıp. tricet dvepro pet vstupu. Pro vıce vstupu by byla Karnaughova mapa neprehledna.
Prirazenı okenek a zapis zmınene obecne funkce je na obr. 4.3.
a
a
b
b
ycc0
0
0 0 1
0 1 0
0
0
1 0 1
1 1 1
1
1
0 0 0
0 1 0
1
1
1 0 1
1 1 0
1 1
0 1
0
00
1
Obrazek 4.3: Zapis obecne funkce v Karnaughove mape
Usecky po stranach tabulky odkazujı na radky pravdivostnı tabulky, vekterych jsou logicke stavy odpovıdajıcı vstupnı promenne ve stavu jedna.
Logicke funkce lze zapsat take algebraickymi vyrazy, ktere vyuzıvajı zmı-nene tri elementarnı funkce. Pro pravdivostnı tabulku z obr. 4.2 lze vytvoritrovnici
y = a.b.c+ a.b.c+ a.b.c+ a.b.c
Rovnice je vytvorena jako logicky soucet soucinu vytvorenych pro radky, vekterych je vystupnı funkce jednickova. Kazdy scıtanec je tedy vytvoren zesoucinu vstupnıch promennych. Aby vybrany radek vytvoril soucinem logic-kou jednicku, musı nulove vstupnı stavy vstoupit do soucinu jako negovane(v soucinu chceme same jednicky, tedy stav musıme negovat, pokud je v ta-bulce nulovy). Negovanou velicinu zapisujeme s pruhem nad jejım symbolem.
S algebraickym zapisem logicke funkce lze provadet operace, ktere popi-sujı zakony Booleovy algebry. Jde o zakon –
komutativnı a+ b = b+ a, a.b = b.aasociativnı (a+ b) + c = a+ (b+ c), (a.b).c = a.(b.c)distributivnı (a+ b).c = a.c+ b.c, a.b+ c = (a+ c).(b+ c)o vyloucenem tretım a+ a = 1, a.a = 0o neutralnosti nuly a+ 0 = ao neutralnosti jednicky a.1 = aagresivity nuly a.0 = 0agresivity jednicky a+ 1 = 1o idempotenci prvku a+ a = a, a.a = aabsorpce a+ a.b = aabsorpce negace a+ a.b = a+ b, a.(a+ b) = a.b
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 52
dvojite negace a = aDe Morganovy zakony a.b = a+ b, a+ b = (a.b)O platnosti kazdeho z Booleovych zakonu se presvedcıme, kdyz pro pro-
menne na obou stranach vztahu zapıseme pravdivostnı tabulku a presvedcımese o shode kombinacı generujıcıch jednicku a nulu.
Vrat’me se k rovnici popisujıcı obvod z obr. 4.2. Jejı zapis vytvorenyze souctu soucinu lze s pouzitım zakonu Booleovy algebry upravit. Ctenarsnadno nalezne jednotlive zakony aplikovane na vyrazy v rovnici.
y = a.b.c+ a.b.c+ a.b.c+ a.b.c
= (a+ a).b.c+ (b+ b).a.c+ (c+ c).a.b =
= b.c+ a.b+ a.c
Zde take ocenıme vyznam Karnaughovy mapy. Zjednodusenı vyrazu v uve-dene rovnici umoznila uprava zalozena na vytknutı souctu (a+a) nebo (b+b)a (c+ c). Ve vsech techto vyrazech jde o hodnotu rovnou identicky jednicce,takze v soucinu muze byt vypusten. V Karnaughove mape se jedna o sou-sednı okenka. Je tedy vyhledavanı sousednıch okenek v Karnaughove mapejednım ze zpusobu grafickeho zjednodusovanı Booleovych rovnic. Sousednıokenka a overenı uvedene upravy ukazuje obr. 4.4.
1 1
0 1
0
00
1
a
b
c
Obrazek 4.4: Graficka uprava Booleovy rovnice
Vsechny moznosti minimalizace kombinacnı funkce ukazuje nasledujıcıobrazek 4.5. V mape muzeme najıt okenka, pro ktera nelze najıt souseda.Potom je funkce vyjadrena soucinem trı soucinitelu v prıme nebo inver-tovane hodnote. V obrazku jsou obkrouzeny tzv. sousede, tj. dvojice azctverice okenek s jednickami. Jak je vyjadren soucin vstupujıcı do souctu jev obrazku vyznaceno cısly napsanymi u vyznaceneho obkrouzenı. Pokud byv ocıslovanych krouzcıch byly jednicky, pak by souciny odpovıdaly vyrazumyx podle nasledujıcıch vztahu:y1 = b.c, y2 = a.b, y3 = a.c, y4 = a.b, y5 = a
V pravdivostnı tabulce a tudız i v mape mohou existovat vystupnı stavy,pro ktere nenı predepsana logicka hodnota, a to proto, ze je to bud’ lhostejne
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 53
1
3
45
2
4
Obrazek 4.5: Minimalizace v Karnaughove mape
z hlediska cinnosti systemu, nebo proto, ze takova vstupnı kombinace nemuzenastat. Potom do mapy zapıseme X. Takove okenko muzeme zahrnout dohledanı sousedu a pouzıt ho k minimalizaci, pokud se to hodı.
Na obrazku 4.6 jsou elementarnı logicke funkce zobrazeny logickymi cleny,do kterych jsou zavedeny vstupnı logicke stavy zleva a vpravo jsou generovanelogicke vystupy.
AND NAND
OR NOR EXOR EXNOR
aa a
a
a
aaa
y = a y = ay = a.b
bb b
b
b
b
y = a.b
y = a+ b y = a+ b y = a.b+ a.b y = a.b+ a.b
Obrazek 4.6: Logicke cleny
Jejich inventar je nevelky – prenosovy clen bez vlivu na vstupnı stav,invertor s vystupem opacneho stavu ke stavu vstupnımu (NOT), logickysoucin (AND) a negovany logicky soucin (NAND). Negovany vystupnı stavje vzdy vyznacen krouzkem na vystupu obvodu. Podobne je to se souctem(OR) a negovanym souctem (NOR). Vysadnı postavenı majı funkce EXORa EXNOR, jejichz chovanı popisujı vztahy uvedene v obrazku.
Tyto znacky jsou pouzity ve schematu na obr. 4.7. Je to logicky obvodpopsany tabulkou na obr. 4.2. Kdyz jako invertor pouzijeme NAND s pa-ralelne spojenymi vstupy a s pouzitım De Morganovych zakonu vyjadrımelogicky soucet pomocı NAND pri pouzitı negovanych vstupu, zıskame logickyobvod, pro jehoz realizaci jsou potreba jen logicke cleny NAND.
Dokumentuje to zakon, ktery rıka, ze libovolnou logickou funkci lze vy-tvorit s pouzitım jedineho typu logickeho clenu, a to pouze NAND, nebopouze NOR.
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 54
a a
b b
c cy
b
c
b.c
a.c
a.b
Obrazek 4.7: Realizace obecneho kombinacnıho obvodu
Skutecnost, ze jakkoli slozity obvod lze sestavit jen z obvodu jednohotypu (NAND nebo NOR), neznamena, ze s nimi pujde o efektivnı vystavbulogickeho systemu. Existuje rada kombinacnıch funkcı, ktere se v systemechvelmi casto opakujı a je ekonomicke je integrovat do specialnıho logickehoclenu. Ukazky nekolika integrovanych kombinacnıch funkcı v integrovanychclenech jsou na obr. 4.8.
Nejprve si povsimneme binarnı aritmeticke scıtacky. Na obrazku je ukazanintegrovany clen, ktery aritmeticky scıta ctyri binarnı bity. Aritmeticky soucetjednoho bitu v uplne scıtacce predstavuje dve kombinacnı funkce o trechvstupnıch promennych. Na obr. 4.9 je popsana funkce nejnizsıho ze ctyr bituv integrovanem clenu urcenem pro soucet ctyrbitovych cısel. Vstupem jsoudva nejnizsı bity aritmetickych scıtancu a jeden bit prenosu z nizsıho radu.
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 55
Vystupem je jeden bit souctu a jeden bit prenosu do vyssıho binarnıho radu.Pravdivostnı tabulka a vystupy pro uvedeny nejnizsı rad jsou v obrazku spolus vysledkem simulace obvodu pro vsechny mozne kombinace vstupu.
A1
A2
A3
A4
B1
B2
B3
B4
C0
S1
S2
S3
S4
C4
A1
A2
A3
A4
B1
B2
B3
B4
C0
=0
S1
S2
S3
S4
C4
Obrazek 4.9: Cinnost uplne dvojkove scıtacky
Na dalsım obrazku 4.10 je integrovany kombinacnı logicky clen realizujıcıfunkci oznacovanou jako dekoder 1 z 10.
A
B
C
D
O0
O1
O2
O3
O4
O5
O6
O7
O8
O9
A
B
C
D
O0
O1
O2
O3
O4
O5
O6
O7
O8
O9
Obrazek 4.10: Dekoder 1 z 10
Jedna se opet o obvod, ktery se vyuzıva v rade zarızenı. Jeho funkce jezrejma z jeho oznacenı. Vstupem jsou ctyri bity, ktere reprezentujı binarnekodovanou dekadickou cıslici 0 az 9. Pro tyto ctyri vstupy je v obvodu vy-tvoreno deset kombinacnıch obvodu, z nichz kazdy generuje jednu jednicku,
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 56
a to pro odpovıdajıcı binarnı kombinaci vstupu. K popisu tohoto integro-vaneho clenu bychom mohli vytvorit deset pravdivostnıch tabulek, kazdoupro jednu vystupnı funkci. Pro 16 moznych kombinacı by v kazde z nich bylajedna jednicka. Na obrazku je naznacen logicky clen, ktery se v praxi v rolidekoderu vyskytuje casteji. Je to clen, ktery ma na vystupu pro vsechnykombinace jednicku, a pro vybranou kombinaci nulu. Dekoder 1 z 10 by melmıt vystup aktivnı v jednicce, to napovıda jeho nazev. Ze se role aktivnıhovystupu zmenila na negaci popisovane funkce, je znazorneno tım, ze kazdyvystup je veden ven z obvodu pres krouzek. Jde tedy o dekoder 1 z 10 s ak-tivnı nulou na vystupu.
Na dalsıch dvou schematech v obr. 4.8 jsou dekoder sedmisegmentovehodispleje a datovy multiplexer. Dekoder 7segmentoveho displeje ma na vstupuctyri bity, ktere svymi sestnacti kombinacemi reprezentujı cıslice 0 az 9 a he-xadecimalnı znaky a az f. Pro logickou funkci tohoto obvodu existuje sedmpravdivostnıch tabulek, ktere jednickovymi vystupnımi stavy rozsvecujı seg-menty ve znakovce. Ctenar jiz bez obtızı takove tabulky, prıp. Karnaughovymapy zapıse sam.
Poslednı ze ctyr zobrazenych integrovanych clenu patrı datovemu mul-tiplexeru, obvodu, ktery v reakci na rıdicı vstup X pripojuje na vystup jednonebo druhe ctyrbitove vstupnı slovo.
4.2 Sekvencnı logicke obvody
V kombinacnıch obvodech byla vystupnı hodnota logicke funkce urcena pouzeaktualnı kombinacı vstupnıch stavu. Pro cinnost rıdicıch a vypocetnıch syste-mu je vsak nezbytne, aby stav vystupu, resp. vystupu bylo mozno predepsatnejen stavem vstupu, ale i logickymi stavy, ktere existovaly v systemu v mi-nulosti. Jedna se nejen o minule stavy vystupu, ale o minule stavy vstupu atzv. vnitrnı logicke stavy. Od minulosti k prıtomnosti tedy predpokladame,ze se odehrala sekvence stavu. Sekvence je vytvorena jednotlivymi prechody,k jejichz uskutecnenı musı byt definovan popud. Pokud je system presouvansekvencı stavu tak, ze o prechodu rozhodne zmena nektere vstupnı promenne,nebo zmena vnitrnıho stavu, pak hovorıme o asynchronnım sekvencnım ob-vodu. Pokud je system vybaven vstupem, ktery vytvarı vnejsı impulsy ak-tivujıcı v urcitem okamziku vsechny vnitrnı elementy systemu, pak pujdeo obvod synchronnı.
Na obr. 4.11 je naznacena obecna struktura sekvencnıho obvodu.Je zrejme, ze ke kombinacnım logickym clenum musı pribyt urcity in-
ventar elementu schopnych zapamatovat si logicke stavy, ktere jsou pouzitelnepro tvorbu sekvence vystupnıch stavu.
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 57
PAMÌ
VSTUP
VÝSTUP
KOMBINAÈNÍOBVOD
t, t+1, t+2, . . .
Obrazek 4.11: Struktura sekvencnıho obvodu
Binarnı pamet’ove elementy
Nejjednodussı pamet’ovy element pro zaznam jednoho bitu binarnı informaceukazuje obr. 4.12. Je sestaven ze dvojice logickych clenu NAND.
X1
X2
R
R
SS
Q
QQ
Q
Q
Q 00
00
00
11
11
11
11
Obrazek 4.12: Klopny obvod RS
Obvod ma dva vstupy oznacene S(Set = nastavenı vystupu do jednicky) aR(Reset = nulovanı vystupu). Vystupem je stav Q, ke kteremu je k dispozicii jeho negace. Z tabulky je patrno, ze v podmınkach druheho radku tabulkyje na vystup Q zapsana logicka jednicka. V podmınkach tretıho radku ta-bulky je na vystup zapsana nula. Prvy radek predstavuje podmınku, za ktereje hodnota zapsana na druhem nebo tretım radku zapamatovana. V taktozkonstruovanem obvodu je zapis podmınen nulou na vstupnı svorce, ke ktereje popsana jejı role (set nebo reset). Zapis je oznacovan jako zapis aktivnılogickou nulou a pro uzivatele je tato skutecnost vyznacena pruhem nad od-povıdajıcım symbolem a ve schematu je pak obvod zobrazen s krouzkemv ceste rıdicımu signalu.
Je treba si jeste povsimnout ctvrteho radku tabulky, kde nenı mozno zjis-tit co by melo byt zapisovano, oba vystupy, prımy i negovany, jsou v jedniccea prechod na prvy radek by vedl k nepredvıdatelne hodnote vystupu. V lo-gickych systemech je tato vstupnı kombinace povazovana za nedovolenou,
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 58
pokud by nebylo jiste, ze z poslednıho radku prejde obvod k zapisu podledruheho nebo tretıho radku.
Q
Q
QQ
Q
Q
Q
Q
T
T
D
D
0
0
00
00
111
1
11
Obrazek 4.13: Obvod D rızeny logickou urovnı
Klopny obvod RS je nejjednodussı struktura, jakou lze pouzıt v rolibinarnı pameti. Ma vsak radu nevyhod. K zapisu jednicky nebo nuly musıbyt aktivovan vzdy jeden ze dvou vstupu. Jejich hodnoty nesmı prochazetnedovolenym stavem.
Strukturu RS klopneho obvodu doplnıme tak, ze se uvedene nevyhodyneuplatnı. Jedna se o registr dat rızeny vstupnım zapisovacım impulsem. Jevybaven jednım datovym vstupem, jehoz binarnı stav je zapisovacım vstupempresunut na vystup a zapamatovan. Obvod je uveden na obr. 4.13. Z tabulkyje patrno, ze aktivnı logicka jednicka na zapisovacım vstupu T umoznujeprenest na vystup hodnotu datoveho bitu D. Po celou dobu aktivity zapiso-vacıho vstupu obvod datovy bit kopıruje na vystup. Teprve logicka nula na Tzajistı zapamatovanı datoveho bitu. Tehdy jiz je vystup izolovan od jakekolizmeny na vstupu D.
Za urcity nedostatek uvedeneho registru dat lze povazovat skutecnost,ze vystupnı stav kopıruje vstupnı stav D po celou dobu, kdy je jednicka nazapisovacım vstupu T. Na dalsım obrazku 4.14 je jedno pouzıvane usporadanıregistru dat, do ktereho se uskutecnuje zapis v jedinem okamziku prechoduzapisovacıho impulsu z nuly do jednicky nebo naopak. Jedna se o obvodoznacovany jako obvod dvojcinny nebo take obvod MS Master – Slave (pan– otrok) nebo obvod rızeny hranou zapisovacıho impulsu..
Q1 Q2
S1
S2
S3
S4
T
D
1
Obrazek 4.14: Dvojcinny obvod rızeny hranou
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 59
Obvod je vytvoren ze dvou klopnych obvodu rızenych zapisovacım vstu-pem. Popisme prvy z nich (Master). Funkce je vyrazne zjednodusena tım, zezapisovacı impuls T ovlada prepınac slozeny ze dvou unipolarnıch spınacıchtranzistoru s opacnou vodivostı kanalu. V case, kdy je sepnut spınac S1 jerozpojen spınac S2 a data ze vstupu jsou kopırovana pres dva invertory navystup Q1. Kdyz se rozpojı spınac S1, sepne se spınac S2 a uzavre se smyckakladne vazby, dvojice invertoru bude tvorit klopny obvod se zapamatovanymstavem, ktery byl na vstupu pred prepnutım.
Dalsı obvod ma identicke chovanı, jen s tım rozdılem, ze v case kdy siprvnı obvod pamatuje zapsana data, druhy obvod je kopıruje na svuj vystup.Vstupnı data nemajı v te situaci zadny vliv na druhy klopny obvod, ani najeho vystup. Kdyz se sepne spınac S1, sepne se soucasne spınac S4, druhyklopny obvod si pamatuje predchozı stav a udrzuje ho na vystupu. Vystupmuze prejıt do noveho stavu az v okamziku sepnutı S2 a S3, a to jen v tomokamziku, protoze mimo tento okamzik je vzdy jeden z klopnych obvoduv rezimu zapamatovanı dat.
Registry dat se zapisem celem nebo tylem zapisovacıho impulsu majırozhodujıcı roli v rade synchronnıch i asynchronnıch sekvencnıch obvodu.Lze s nimi zkonstruovat funkcnı bloky, ktere s jinym pamet’ovym prvkemnelze vytvorit.
Pri konstruovanı sekvencnıch obvodu je velmi dulezite v nabıdce datovychregistru odlisit registry se zapisem logickou urovnı a se zapisem prechodem(hranou) zapisovacıho impulsu. V dobrych katalozıch jsou odliseny schema-tickou znackou, jindy jen textem popisujıcım cinnost. Na obr. 4.15 je na-znaceno, jak by mela schematicka znacka rozlisit zpusob zapisu dat.
QQ
QQ
SS
RR
TT
DD
S
R
Q
T
D
Asynchronní nastavení (aktivní nulou)Datový vstup
Zápis úrovní Zápis čelem Zápis týlem
Asynchronní nulování (aktivní nulou)
Q
Obrazek 4.15: Schematicke znacky obvodu D
Typickym reprezentantem obvodu fungujıcıho jen s obvody rızenymi hra-
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 60
nou, je posuvny registr. Jeho schema je na obr. 4.16. Jedna se o radu klopnychobvodu rızenych hranou. Vsechny majı spolecny taktovacı vstup, ktery celemkazdeho impulsu posouva data o jeden klopny obvod doprava. To je mozneproto, ze kazdy klopny obvod ma v okamziku aktivnı hrany taktovacıhoimpulsu na svem vystupu stav zaznamenany pri predechozım zapisu a nasvem vstupu stav zaznamenany v temze okamziku obvodem vlevo. Stavyvystupu se zapisem do obvodu presunou vzdy o jeden klopny obvod doprava.V kazdem kroku je mozno zleva prisouvat nova data vstupem SI (Serial Im-put – seriovy vstup). Vystup QD by bylo mozno oznacit SO (Serial Output– seriovy vystup).
..
QA
QA
QA
QA
QA
QA
QB
QB
QB
QB
QB
QB
QC
QC
QC
QC
QC
QC
QD
QD
QD
QD
QD
QD
CLK
CLK
CLK
CLK
CLK
CLK
SI
SISI
SI
SISI
Obrazek 4.16: Posuvny registr
Prakticky vyznam posuvneho registru je veliky. Jde o obvod, ktery u-moznuje prevod paralelnıch dat na seriova a naopak. Typickym prıklademvyuzitı serioveho prenosu dat je prenos po spoji USB. Kabel USB obsahujectyri vodice, z nichz dva prenasejı stejnosmerne napajecı napetı a dva tvorıkrouceny par pro prenos dat. Vzhledem k tomu, ze jde o spojenı dvemavodici musı byt data prenasena bit za bitem seriove. Majı-li na vystupupocıtace, tedy na vstupu seriove linky, formu 8bitovych, 16bitovych 32bi-tovych nebo 64bitovych paralelnıch kodu, musı byt zapsana do posuvnehoregistru a vyslana seriove. Na strane prijımace dat musı byt sekvence bituopet zaznamenana do posuvneho registru a zpracovana jako vıcebitova pa-ralelnı informace. Cely proces seriove komunikace predstavuje rozsahlou pro-blematiku kodovanı a synchronizace, ktera daleko presahuje moznosti tohototextu.
Na zaver teto podkapitoly ukazeme postup navrhu obecneho sekvencnıhoobvodu. Navrhneme obvod, ktery generuje sekvenci trıbitovych binarnıch
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 61
kodu. Pujde o binarnı kombinace odpovıdajıcı Grayovu kodu. Grayuv kod jespecificky tım, ze pri prechodu mezi sousednımi stavy se zmenı vzdy pouzejeden bit z trojice, pokud ma osm stavu, ale obecne to platı i pro jakkolidlouhe vystupnı slovo.
Generator trıbitove sekvence kodu odpvıdajıcıch Grayove posloupnostilze popsat tabulkou za sebou jdoucıch trojic bitu tak, jak ukazuje tabulka naobr. 4.17.
Q1 Q2 Q3 D1 D2 D3
0 0 0 1 0 0
1 0 0 1 1 0
1 1 0 0 1 0
0 1 0 0 1 1
0 1 1 1 1 1
1 1 1 1 0 1
1 0 1 0 0 1
0 0 1 0 0 0
Obrazek 4.17: Generator posloupnosti Grayova kodu – tabulka prechodu
Aby se trojice bitu menila s taktovacımi impulsy v predepsanem sledu,musı byt rızeny klopne obvody typu D na svych vstupech tak, ze z predchozıtrojice vystupu je odvozen potrebny stav vstupu D pro kombinaci nasledujıcı.Ukazuje to tabulka prechodu na obr. 4.17. Pro predepsane vstupy D musıbyt z hodnot predchozıch vystupu vytvoreny kombinacnı logikou stavy D,potrebne pro prechod do nasledujıcıho kroku. Pro vsechny tri vstupy jsou naobr. 4.18 Karnaughovy mapy a v dalsım obrazku je uvedeno celkove schemageneratoru sekvence trıbitovych kombinacı Grayova kodu.
0 0 1 0 Q3
1 1 1 0
Q1
Q2
D2
0 1 1 0 Q3
1 0 0 1
Q1
Q2
D1
Q3
Q1
Q2
D3
1 1 1 0
0 0 1 0
Obrazek 4.18: Logicke funkce pro vstupy klopnych obvodu D
Na dalsım obrazku je vysledek simulace generatoru Grayovy sekvence –vsechny obvody D majı shodne zpozdenı vystupu za aktivnı hranou taktovanı(CLK)
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 62
1CLK
1D 1Q
1CLK
1D 1Q
1CLK
1D 1Q
X1
1CLK
1Q
1CLK
1D 1Q
1CLK
1D 1Q
U1
U2
U3
U4
U5
U6
U7
U8
U9
1
D1 D2 D3
Q1 Q2 Q3
Obrazek 4.19: Generator Grayovy sekvence s obvody D
d(1)
d(4)
d(7)
d(10)
Counter_gray.cir
CLK
Q1
Q2
Q3
Obrazek 4.20: Grayova sekvence stavu pro tri bity
4.3 Polovodicove integrovene obvody pro lo-
gicke systemy
4.3.1 Parametry logickych obvodu
Na zacatku teto kapitoly jsme uvedli, ze konstrukce elektronickych logickychclenu je zalozena na nelinearnıch a spınacıch vlastnostech polovodicovychstruktur. Uplatnujı se jak struktury s bipolarnımi tranzistory, tak strukturyunipolarnı s MOS FETy. V katalozıch tak nalezneme nabıdku bipolarnıch lo-gickych integrovanych obvodu nebo, v soucasne dobe nejrozsırenejsı nabıdkuunipolarnıch CMOS integrovanych obvodu, ktere jsou postaveny na kom-plementarnıch dvojicıch FETu s vodivym kanalem typu N a P. Jak bi-polarnı, tak unipolarnı integrovane obvody prochazejı neustalym technolo-gickym vyvojem, takze nema smysl hloubeji zkoumat vnitrnı usporadanıpouzitych struktur. Pro kvalifikovane navrhovanı i udrzbu zarızenı s logickymiobvody je vsak nezbytna znalost elektrickych parametru jednotlivych soucas-
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 63
tek z hlediska jejich vstupnıch a vystupnıch charakteristik a dalsıch podmınekjejich provozu.
Zakladnı udaje o elektrickych parametrech integrovanych obvodu je kva-lifikujı do tzv. rodin integrovanych obvodu. Jsou to predevsım:Napajecı napetı.Napetı logickych stavu na vstupu a vystupu obvodu.Proudova zatızitelnost vystupu.Elektricke parametry vstupu.Dynamicke parametry – zpozdenı.
Uvedene zakladnı elektricke charakteristiky majı v katalozıch sva oznacenıa konkretnı vyznam. Pridrzıme se oznacenı parametru podle zvyklostı nej-vyznamnejsıch vyrobcu:VCC – napajecı napetı a jeho tolerance,VIH – minimalnı napetı logicke jednicky na vstupu,VIL – maximalnı napetı logicke nuly na vstupu,IOH – maximalnı proud z vystupu logickeho clenu do zateze pri vystupu v lo-gicke jednicce,IOL – maximalnı proud ze zateze do vystupu logickeho clenu v logicke nule,VOH – minimalnı napetı logicke jednicky na vystupu,VOL – maximalnı napetı logicke nuly na vystupu,Ci – vstupnı kapacita jednoho vstupu,tpd – doba zpozdenı pri prechodu z nuly do jednicky a naopak.
Napajecı napetı je vyznamnym rysem kazde rodiny logickych obvodu.Po radu let bylo napetı 5 V standardem pro mnoho technologickych rodin.V soucasnosti jsme svedky vyrazneho trendu ke snizovanı napajecıch napetı,az po integrovane obvody s napajenım 1,8 V i mene.
V systemu oznacenı napet’ovych urovnı reprezentujıcıch logicke stavy za-ujmou dve skutecnosti:Nenı jednoznacne urceno, ktera napet’ova uroven nalezı logicke jednicce aktera nule. Pısmenem H v indexu se mını, ze jde o napetı vyssı nez odpovıdaopacne logicke hodnote, urovni L. Pri vyberu metodiky syntezy logickehosystemu lze rozhodnout, zda bude vetsı napetı odpovıdat jednicce nebo nule.V seznamu uvedenem vyse, jsme prijali rozhodnutı, ze vyssı je napetı jednicky(H) a nule odpovıda nızke napetı (L). Pujde o tzv. pozitivnı logiku.Druha zvlastnost spocıva v tom, ze pozdovane meznı napetı pro vstup obvoduje jine, nez mez pozadovana pro napetı vystupu. Duvodem odlisnych meznıchnapetı je zabezpecenı spolehliveho prevzetı logicke informace obvodem, kteryzpracovava vysledek operace uskutecnene obvodem predchazejıcım. Proto jenapetı jednicky na vystupu vyssı nez je mez napetı, ktere vstup obvoduzpracuje jako jednicku. Pro nulu je to naopak. Na vystupu obvodu musı bytv nule nizsı napetı, nez je maximalnı napetı vstupu povazovane za napetı
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 64
logicke nuly.Rozlozenı mezı pro napetı nuly a jednicky ukazujı grafy na obr. 4.21. Je
zde patrne vyrazne odlisenı bipolarnıch obvodu s napajenım 5 V (v obrazkuvlevo) a CMOS obvodu se stejnym napajenım (uprostred). Vpravo na obrazkuje rozlozenı meznıch hodnot pro logicky obvod CMOS s napajecım napetım1,8 V.
5V 5V
4,44
3,5
1,5
0,5
0
0,4
0,8
2,0
2,41,8V
1,2
1,17
0,7
0,45
00
TTL CMOS
.
.
VCC
VCCVCC
VIH
VIH
VIH
VILVIL
VIL VOH
VOH
VOH
VOLVOLVOL
Obrazek 4.21: Rozlozenı logickych urovnı
Logicke obvody jsou vetsinou zkonstruovany tak, ze kratkodoby zkratnektere vystupnı svorky v jednicce na zemnı potencial nenı destruktivnı.Podobne odolny je obvod pokud je jeho vystup v nule a zkrat vede na napajecısvorku. Je vsak publikovana hodnota maximalnıho proudu z vystupu v jed-nicce smerem k nulove svorce napajenı, platı to pro prıpad, ze se pozadujedodrzenı minimalnı hodnoty napetı urceneho pro logickou jednicku. Podobneje tomu, kdyz je zatezovan vystup v nule proudem z vnejsıho zdroje. Napetınuly musı byt dostatecne nızke, aby bylo povazovano vstupem nasledujıcıhoobvodu za nulu. Situaci pri zatezovanı vystupu ukazuje obr. 4.22. Jedna seo zatezovanı obvodu z technologicke rodiny CMOS, pro kterou je uvadenazatızitelnost vystupu ± 8 mA.
Teoreticke resenı kombinacnıch obvodu predpoklada, ze reakce vystupuna kombinaci vstupnıch velicin je okamzita. Vnitrnı struktura kazdeho ob-vodu vsak vnası do odezvy zpozdenı vystupu. Zpozdenı ve dvojici invertoruukazuje obr. 4.23.
4.3.2 Konstrukcnı principy logickych obvodu
Ukazali jsme, ze k vytvorenı struktury interpretujıcı kombinacnı logickoufunkci lze pouzıt jednoduche elektronicke spınace. V praxi jsou kladeny po-
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 65
i [mA]
i [mA]
uOH[V]
u[V]
3,0
3,5
4,0
4,5
5,0
5,5
0
0,3
0,6
0,9
1,2
1,2OH
OL
OL
5 10 15
5 10 15
0
0
Obrazek 4.22: Zatezovanı vystupu logickeho clenu
0,0 20,0 40,0 60,0 80,0
0,0
0,0
0,0
5,0
5,0
5,0
21 3
1
2
3
+ 5 V+ 5 V
t [ns]
u[V
]
tpdHL
tpdHL
tpdLH
tpdLH
Obrazek 4.23: Zpozdenı vystupu logickeho clenu
zadavky na napet’ove urovne, zatızitelnost, rychlost odezvy, ale i na ener-getickou uspornost integrovanych obvodu, ktere v elektronickych systemechpouzijeme. Proto je samozrejme, ze vnitrnı struktury integrovanych obvodunevystacı s jednoduchymi spınaci. V tomto textu si neklademe za cıl po-psat vsechny obvodove detaily, ale zakladnı informace o technologii umoznıorientovat se v neprehledne nabıdce soucastek.
V soucasne dobe jsou integrovane logicke obvody vyrabeny nejruznejsımitechnologiemi, ktere jsou na trhu prezentovany specifickymi znaky a zkrat-kami. Uplatnujı se jak bipolarnı, tak unipolarnı i kombinovane polovodicovestruktury. Standardnı napajecı napetı 5 V je postupne opousteno a do popredıse dostavajı obvody s napajecım napetım 3,3 V, 2,5 V 1,8 V a 0,8 V. V tetokapitole se tedy venujeme zakladnım elektrickym charakteristikam technolo-gickych rodin.
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 66
Struktura CMOS – hradlo NAND
A
B
Y
V
D D
D D
N
P
Obrazek 4.24: Logicky clen CMOS
Zapojenı obvodu vyrobeneho unipolarnı technologiı s komplementarnımitranzistory je na obr. 4.24. Obvod je usporadan tak, ze k zemnı svorceje spınan vystup Y spınaci s kanalem typu N a ke kladne svorce spınacis kanalem P. Prahove napetı tranzistoru zajistı, ze jsou pri nulovem napetıuGS spınace s N kanalem uzavreny a pri napetı uGS vetsım nez polovinanapajecıho napetı, jsou sepnuty. Podobne spınace s kanalem P jsou uzavrenypri napetı blızkem VCC a sepnuty napetım uGS blızkym nule. Tak se nikdyneuzavre proud ze zdroje VCC do zemnı svorky. Vzdy stojı v ceste alesponjeden uzavreny tranzistor a vzdy je vystup obvodu sepnutym spınacem, resp.spınaci, pripojen k jedne svorce napajecıho zdroje (VCC nebo nule).
Pri prechodech vstupnıho napetı mezi logickymi urovnemi je proud, kteryz napajecıho zdroje obvod spotrebovava, vytvoren pouze nabıjenım a vybı-jenım kapacitoru pripojenych na vystup. To jsou kapacitory predstavovanevstupnımi kapacitami pripojenych logickych clenu a kapacitami spoju. Kazdyprechod vystupu z jednoho logickeho stavu do stavu opacneho je provazenbud’ nabitım nebo vybitım techto kapacitoru. Cım casteji k prechodum mezistavy dochazı, tım vıcekrat je naboj z napajecıho zdroje odebran a pak
”zmaren“ odvedenım do zeme. Takove
”prelevanı“ naboje se jevı jako prou-
dova spotreba logickeho clenu. Proudova spotreba tedy roste linearne s ros-toucı frekvencı prechodu vystupu mezi obema logickymi stavy. U rychlychobvodu CMOS (obvodu pracujıcıch v systemu s vysokou frekvencı taktovanı)muze pri vysoke frekvenci prepınanı proud z napajecıho zdroje nebezpecnezahrıvat integrovany obvod, i kdyz v
”pomalem“ systemu stejny obvod spo-
trebovava ze zdroje velmi maly proud (treba i hluboko pod 1µA).Ke schematu obvodu jeste dodejme:
• Diody pripojene ke vstupnım svorkamA aB chranı obvod pred napetım,ktere by vybocilo z intervalu daneho napajecım napetım. Pokud se
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 67
napetı vstupu menı jen od nuly do VCC , diody zustanou stale pola-rizovany nepropustne.
• Rozkmit vystupnıho napetı naprazdno, bez ohledu na predepsane li-mity, je urcen velikostı napajecıho napetı – spınace pripojı vystupnısvorku Y prımo k nule nebo VCC .
• Je-li vystup zatızen rezistorem, je vystupnı rozkmit zavisly na pomeruodporu sepnutych spınacu v hradle a odporu zateze.
• Je-li hradlo zatızeno jen vstupy jinych hradel, pak ma zatez kapacitnıcharakter – zatez predstavuje gate MOS tranzistoru a uvedene nevodivediody.
Ze skutecnosti, ze vstup logickeho clenu CMOS nespotrebovava zadnyproud a vykazuje extremne veliky vstupnı odpor plyne, ze je neprıpustnenechat nektery ze vstupu (z hlediska logicke funkce treba bezvyznamny) bezpripojenı k definovanemu napetı. To lze zajistit napr. jeho pripojenım kekladne nebo zemnı svorce napajecıho zdroje. Zcela neosetreny vstup muzereagovat i na elektrostaticke pusobenı nabitymi okolnımi predmety, vcetnelidskeho tela. Takove elektrostaticke ovlivnovanı vstupnı svorky nemusı bytdestruktivnı dıky ochrannym diodam, avsak muze vest k nepredvıdatelnemustrıdanı logickych stavu.
Logicke cleny CMOS mely v pocatcıch sveho vyvoje vyrazne horsı dy-namicke chovanı (dlouhy cas tpd) nez obvody bipolarnı a jejich proudovazatızitelnost byla rovnez nizsı. Soucasne technologicke rodiny obvodu CMOSjsou z obou hledisek dobre srovnatelne a bipolarnı obvody postupne vytlacujı.
Bipolarnı struktura LS – hradlo NAND
Na obrazku 4.25 je jedna ze struktur s bipolarnımi tranzistory a diodami. Jdeo pomerne slozity obvod, ktery nebudeme podrobne zkoumat. Vysvetlıme jenvytvorenı vystupnı logicke urovne pro ruzne kombinace vstupnıch napetı..
Jedna se o obvod NAND, ve kterem je nejprve na diodach realizovanafunkce soucinu a v navazujıcım tranzistorovem stupni jejı negace. Dvouvstu-povy logicky soucin je vytvoren diodami D1 a D2 a rezistorem R, ktery jepripojen ke kladne svorce napajecıho zdroje. Napetı reprezentujıcı logickysoucin je zavedeno na bazi tranzistoru T1, ktery rıdı dva dvoutranzistorovespınace. Spınac T2-T3 sepnutım vytvorı napetı logicke jednicky a spınac T4-T5 sepnutım vystupnı logickou nulu.
Nejprve popıseme vytvorenı kombinacnı logicke funkce AND na diodachD1 a D2. Odpojıme-li bazi tranzistoru T1 od diodoveho obvodu, jak je na-znaceno v obrazku carkovanou carou, pak dostaneme nejjednodussı mozny
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 68
A
B
YD1
D2
R
T1
V
T2
T4
T3
T5
R
Obrazek 4.25: Logicky clen LS
soucinovy obvod. V mıste vystupu soucinoveho obvodu, tj. tam, kde jsoudiody spojeny s rezistorem, muzeme pozorovat nasledujıcı jevy:
1) Kdyz jsou oba vstupy A a B uzemneny, pak je na vystupu napetıodpovıdajıcı ubytku na dvou paralelne spojenych Schottkyho diodach, tedycca 0,2 V. 2) Situace se temer nezmenı, pokud jeden ze vstupu pripojıme kekladnemu napetı – dioda bude polovana v nepropustnem smeru a napetı navystupu zustane cca 0,2 V. 3) Teprve kdyz oba vstupy A a B pripojıme nakladne napetı, objevı se na vystupu kladne napetı dane napetım na vstupu,zvetsenym o napetı na diode. Prisoudıme-li nulovemu napetı na vstupu lo-gickou nulu a kladnemu napetı logickou jednicku, pak snadno zjistıme, zevystupnı napetı odpovıda soucinove logicke funkci AND.
Uvedena funkce obvodu ma dva nedostatky. Predevsım dame prednostlogickemu clenu NAND, protoze reprezentuje uplny soubor logickych funkcı(k ANDu bychom potrebovali jeste invertor). Druhou vadou je, ze s ta-kovymto obvodem nelze jednoduse spojovat vystup obvodu s nasledujıcımivstupy, tedy vetvit logickou strukturu, protoze, pokud by se do rady za se-bou zapojilo vıce obvodu, postupne by reprezentace logicke nuly byla danavyssım a vyssım napetım (pri dvou obvodech v serii a dokonale nule na prvemz nich, 0,4 V, pri trech 0,6 V, atd.) Obecnym pozadavkem na logicke clenyje bezpecna regenerace porusenych napet’ovych urovnı. To jsme ostatne jizzmınili v odstavci o relaci mezi logickou nulou, resp. jednickou na vystupua vstupu logickeho clenu. Presto existujı specialnı konstrukce systemu, kteres jednoduchym soucinem realizovanym na diodach vystacı.
Protoze si prejeme funkci NAND a regeneraci napet’ovych urovnı, jsou
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 69
pripojeny na vystup diodoveho soucinoveho obvodu spınace, ktere zabezpecıjak negaci soucinu, tak bezpecne napet’ove urovne pro oba logicke stavy.
Tyto spınace jsou vytvoreny tranzistory T1 – T5 spolu s pomocnymidiodami. Pro uzivatele logickych integrovanych obvodu je z hlediska elek-trickych parametru dulezite, popsat vlastnosti vystupnıho obvodu jednak vestavu logicke jednicky, jednak ve stavu logicke nuly.
Jednicka na vystupu:Na bazi T1 bude velmi male napetı, pokud bude alespon jeden vstup A neboB uzemnen, tj. na urovni logicke nuly. Vsechen proud pres rezistor R projdepres jednu nebo obe diody do zeme. Tehdy tranzistor T1 nedostane pres re-zistor R do baze zadny proud a na vystupu Y bude napetı, ktere urcujı hornıdva tranzistory T2 a T3, tedy napetı VCC zmensene o napetı na seriovemspojenı dvou propustne polovanych prechodu baze-emitor. Tranzistory T4 aT5 nedostanou z emitoru T1 zadny proud a budou rozpojenym spınacem.
Nula na vystupu:Pokud budou oba vstupy v logicke jednicce, tj. bude na nich napetı vetsınez se vyzaduje na bazi tranzistoru T1 pro jeho sepnutı, pak se diody D1a D2 dostanou do zaverne polarizace a rezistor R bude dodavat proud zezdroje jen do baze tranzistoru T1. Ten sepne tranzistorove spınace T4 a T5.Na vystupu bude male napetı reprezentujıcı logickou nulu. Soucasne s tımklesne napetı na kolektoru T1 a tranzistory T2 a T3 se uzavrou.
V katalozıch ma uvedena technologie vyroby oznacenı LS. Zkratka vzniklaze slov Low-power Schottky Logic.
”L“ rıka, ze struktura je zoptimalizovana
na maly prıkon z napajecıho zdroje.”S“ odkazuje na skutecnost, ze diody
pouzite v obvodu jsou typu kov-polovodic (Schottkyho diody), majı tedynızke prahove napetı (100-200 mV) a kratke zotavenı. Tranzistory s neobvyklenakreslenou bazı majı navıc Schottkyho diodu zapojenou mezi kolektorem abazı k zajistenı rychle reakce pri vypınanı spınace.
Na rozdıl od struktury CMOS je u bipolarnıch obvodu nutno pocıtats tım, ze zabezpecenı logickych urovnı na vstupu vyzaduje ve stavu logickenuly odvedenı urciteho proudu ze vstupnı svorky do vystupu predchozıhoobvodu (prıpadne do nulove svorky zdroje) a zajistenı urciteho vstupnıhoproudu pro udrzenı vstupnı svorky ve stavu jednicky. Nezapojene vstupy nasobe udrzujı napetı, ktere neodpovıda zadne logicke urovni. Z tohoto hlediskamuze byt zavazna otazka poctu vstupu, ktere smıme pripojit k jednomuvystupu logickeho obvodu (
”aby to vystup utahl“).
Technologicke rodiny logickych clenu
Uved’me nekolik dalsıch zkratek a ukazme jake udaje se k nim mohou vazat.
• Bipolarnı struktury
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 70
– TTL Transistor Transistor Logic– AS Advanced Schottky Logic– LS Low-Power Schottky Logic– ALS Advanced Low-Power Schottky Logic
ALVC 1,65 - 3,6 V 5,5 ns max. 10 µAAUC 0,8 - 2,7 V 1,9 ns max. 10 µA
napájecí napětí napájecí proud
Obrazek 4.26: Data logickych clenu
Z charakteristickych udaju je za nejvyznamnejsı mozno povazovat napa-jecı napetı, udaj o typicke dobe zpozdenı signalu a proudovou spotrebu zezdroje napajenı (obr. 4.26). Jeste strucne zmınıme nektere specificke doplnujıcıinformace.
• TTL je nejstarsı dosud zijıcı obvodove resenı logickeho integrovanehoobvodu, ktere vyuzıva specialnı vstupnı obvod s tranzistorem s nekolikaemitory integrovanymi do jedne baze. Rozkmit vystupnıho napetı nenıtotozny s velikostı napajecıho napetı. Zatızitelnost logicke jednicky jevyrazne nizsı (IOH = 0,4 mA) nez zatızitelnost logicke nuly (IOL =16 mA). To lze vysvetlit tım, ze vstupnı svorka obvodu TTL vyzaduje,aby z nı byl v logicke nule do zeme odveden proud cca 1,6 mA, tedy de-set vstupnıch svorek ve vetvıcım se obvodu vyzaduje, aby vystup v nulez techto vstupu odvedl celkem 16 mA. Naproti tomu je v logicke jednicce
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 71
treba do kazdeho vstupu zavest maximalne 40µA, tedy do deseti vstupu0,4 mA. U techto obvodu se uvadela tzv. logicka zatızitelnost, jejız hod-nota byla u standardnıch obvodu rovna deseti. U tzv. vykonovych ob-vodu byla tricet, a tomu odpovıdala proudova zatızitelnost uvadenav miliamperech.
• AS navazuje na TTL s tım, ze ma mensı spotrebu ze zdroje napajenı,je rychlejsı a dovoluje vetsı zatez vystupu v obou logickych stavech –(IOH = 15 mA), (IOL = 64 mA).
• LS ma vyrazne nizsı spotrebu za cenu zhorsenı v rychlosti tpd a zmensenızatızitelnosti v logicke nule (IOH = 15 mA), (IOL = 24 mA). Ma ovsemmensı vstupnı proudy.
• ALS je zdokonalena konstrukce LS s mensı spotrebou, mensı dobouzpozdenı a stejnou zatızitelnostı.
• HCT je CMOS struktura, ktera je vytvorena tak, aby obvody nahra-dily analogicke obvody TTL a prıpadne s nimi dokazaly spolupracovatv jednom systemu. (IOH = 6 mA), (IOL = 6 mA). Rozkmit vystupnıhonapetı je dan napajecım napetım, ktere se muze volit v sirokem in-tervalu hodnot. Protoze se jedna o unipolarnı obvod, nenı pozadovanzadny proud do vstupnı svorky (jen nabıjenı parazitnıch kapacit). Za-tızitelnost ma vyznam pro pripojovanı jinych vnejsıch zarızenı nez jsouobvody teze rodiny.
• ACT je rada obvodu CMOS kompatibilnı s bipolarnımi obvody LS(IOH = 24 mA), (IOL = 24 mA).
• ALVC je rada CMOS obvodu s nızkym napajecım napetım a zlepsenourychlostı odezvy – (IOH = 24 mA), (IOL = 24 mA).
• AUC patrı k obvodum s nejnizsım napajecım napetım a vysokou rych-lostı – (IOH = 8 mA), (IOL = 8 mA).
Poslednı skupina struktur je vytvorena kombinacı bipolarnı a CMOS tech-nologie. Vlastnı logicka funkce je realizovana strukturou CMOS a vystupnılogickou uroven zabezpecujı bipolarnı spınace.
• ABT je plne kompatibilnı s napetımi bipolarnıch struktur – (IOH =24 mA), (IOL = 24 mA)
KAPITOLA 4. OBVODY PRO LOGICKE SYSTEMY 72
• LVT je rada s nızkym napajecım napetım, avsak napet’ove urovne lo-gickych stavu jsou kompatibilnı se strukturami petivoltovych bipolarnıchobvodu. Obvody jsou velmi dobre vybaveny pro velkou vystupnı zatez– (IOH = 32 mA), (IOL = 64 mA)
Uvedene prıklady tzv. technologickych rodin integrovanych obvodu zda-leka nezminujı celou nabıdku, ktera je na trhu logickych integrovanych ob-vodu. Pro demonstraci principu obvodovych resenı jsme pouzili nejjednodussıuniverzalnı logicke funkce NAND. Zajemce se muze v nekterych katalozıchdozvedet, jak jsou zkonstruovany dalsı logicke cleny. V praxi vsak takovaznalost nema velky vyznam. Dulezite jsou vnejsı parametry, o kterych jsmezde pojednali.
K doplnenı informacı o obvodovych specifikacıch zmınıme dva typy ob-vodu se specialnım zapojenım vystupu logickeho obvodu.
Jsou vyrabeny obvody, ktere na vystupu mohou nest krome stavu H neboL jeste dalsı stav oznacovany jako stav Z. Ten nereprezentuje zadnou logic-kou hodnotu, protoze ve vystupnım obvodu vytvorı podmınky odpovıdajıcıodpojenemu obvodu, tedy stav vysoke impedance. Logicky clen s takto upra-venym vystupnım obvodem se oznacuje jako obvod s trıstavovym vystupem.Ve stavu Z obvod nedefinuje logickou hodnotu, ale umoznuje pripojit kesvemu vystupu vystup jineho obvodu, ktery logicky stav vzajemne spojenychobvodu urcı. Vystupy obvodu, ktere nemajı moznost prejıt do stavu vysokeimpedance, nelze vzajemne spojovat, pokud nenı zajisteno, ze za vsech situacıreprezentujı stejny logicky stav. Konflikt ruznych logickych stavu na para-lelne spojenych vystupech logickych clenu vede ke zbytecnym vykonovymztratam a v nekterych prıpadech i ke znicenı obvodu. Obvod s trıstavovymvystupem ma zvlastnı rıdicı svorku, ktera uvede vystup do pozadovanehologickeho stavu (svorka se oznacuje obvykle zkratkou EN – Enable – ucinitschopnym).
Krome obvodu s trıstavovym vystupem existujı obvody oznacovane jakoobvody s otevrenym kolektorem. Jejich vystupnı svorka je vybavena spınacem,ktery spına ve stavu logicke nuly vystupnı svorku na uroven logicke nuly, ob-vykle k zapornemu polu napajecıho napetı. Takovy vystup musı byt pripojenvnejsım rezistorem ke kladnemu napajecımu napetı. K temuz rezistoru muzebyt podobne jako u trıstavovych obvodu pripojeno vıce vystupu s otevrenymkolektorem. Pokud zadny z obvodu nema vystup v nule, je na spojenychkolektorech jednicka vytvorena kladnym napetım pres pripojeny rezistor.Vystupnı logicka nula bude na spojenych kolektorech tehdy, kdy alespon je-den z vystupu bude v nule, ale stav nuly muze zabezecit soucasne spojenymispınaci i vıce vystupu.
Kapitola 5
Polovodicove pameti
Polovodicove pameti majı velmi rozsahle pouzitı v nejruznejsıch rolıch as ruznymi pozadavky na jejich cinnost. V nasledujıcı tabulce jsou pametizarazeny do kategoriı, kterym se postupne venujeme.
Paměti s časovým přístupem
ROM, PROMEPROM,
EEPROM, FLASHSRAM, DRAM LIFO, FIFO
Paměti s adresovým přístupem
Obrazek 5.1: Typy pametı a jejich charakteristiky
5.1 Pameti s adresovym prıstupem
Vypocetnı technika s binarnı logikou a aritmetikou potrebuje pracovat s datyulozenymi v systemu. Data jsou tvorena paralelnımi slovy s osmi az ctyriase-desati bity. Data jsou v logickych obvodech vetsinou zpracovavana paralelne.Datova slova je nutno ukladat a nachazet na identifikovatelnych mıstech –adresach. Adresy jsou predstavovany binarnımi cısly tak, ze pocet bitu N ad-resy vzdy umoznuje adresovat 2N pamet’ovych mıst. Naprıklad pamet’ 1024x8bitu, ma 10bitovou adresu a uklada na kazdou adresu 8bitove slovo.
Ukazeme, jak jsou v pameti ukladany jednotlive bity. Pujde o sourad-nicove usporadanı pole pamet’ovych mıst. Pokud pamet’ uklada vıce para-lelnıch bitu, zmınenych souradnicovych polı je tolik, kolik paralelnıch bituna jedne adrese. Na obrazku je pole pamet’ovych mıst obsluhovano dvemacastmi adresy. Jedna cast je vedena do dekoderu 1 z n, takze pro kazdoubinarnı kombinaci v teto casti adresy je vytvoren jeden tzv. radkovy vodic,
73
KAPITOLA 5. POLOVODICOVE PAMETI 74
aktivnı pro vybranou kombinaci v teto casti adresy. Tento vodic aktivujeradu pamet’ovych mıst s ulozenymi bity. Z vybraneho adresoveho radku jesloupcovymi vodici vedena informace ze vsech pamet’ovych mıst na radkudo multiplexeru. Multiplexer na zaklade druhe casti adresy vybere jeden biturceny pro vystup z pameti. Strukturu pameti ukazuje obr. 5.2.
Dalsı obrazek ukazuje pro pamet’ se 64 pamet’ovymi mısty konstrukcidekoderu a multiplexeru.
Obrazek 5.3: Vyber radku a sloupce
Dosud uvedeny princip vyberu pamet’oveho mısta je v podstate spolecnyvsem pametem s adresovym vyberem. Jednotlive typy pametı jiz muzeme
KAPITOLA 5. POLOVODICOVE PAMETI 75
hodnotit z pohledu fyzikalnıho a obvodoveho resenı pamet’ove bunky projeden bit, umıstene tam, kde se krızı vodic vybırajıcı radek se svislym vodicemvstupujıcım do multiplexeru.
Unipolarnı pamet’ (permanentnı a semipermanentnı.)
Permanentnı pameti se take oznacujı jako nevolatilnı.”Volatilnı ( = do-
slova prchave)“ pameti jsou pameti, jejichz obsah se ztracı v okamziku vy-pnutı napajecıho napetı. Permanentnı (nevolatilnı) pameti ulozenou infor-maci uchovavajı i ve stavu bez napajenı. Nejstarsı a nejjednodussı perma-nentnı pamet’ ROM (Read Only Memory) je vyrobena tak, ze ve vsechkrızenıch je umısten spınacı unipolarnı tranzistor, ktery je vybranym ad-resovym vodicem sepnut. Pokud je k jeho drainu pripojeno kladne napetı,prenese se na svisly vodic a multiplexer si jedno z napetı na svislych vodicıchvybere. Pokud nenı sepnuty tranzistor pripojen ke svislemu vodici, napetı sena vstup multiplexeru nedostane a v danem mıste je indikovana logicka nula.Pripojenı a nepripojenı vystupu z unipolarnıch spınacu na svisly vodic je za-bezpeceno poslednı vyrobnı operacı u vyrobce pamet’ovych cipu. Ulozenouinformaci si musı kazdy zakaznık objednat a v naprogramovanem cipu jizobsah nemuze zmenit. Protoze vyroba spoju a
”nespoju“ je zabezpecena
maskou pres kterou se spoje vytvarejı, pamet’ je oznacovana jako pamet’ pro-gramovatelna maskou. Usporadanı pole bitu ukazuje obr. 5.4.
U+ U+
x
x
adre
sa
adre
sa
plovoucı hradlo
RR RR
datadata
Obrazek 5.4: ROM (PROM) a EPROM
Nutnost komunikovat s vyrobcem o obsahu pameti a riziko, ze sebemensıchyba povede k nakladnemu zasahu do vyroby, vytvorily tlak na pametiprogramovatelne u uzivatele. Nejstarsı a dnes jiz opusteny princip spocıvalv prepalovanı spojek vedoucıch ke spınacum, a to v bipolarnı strukture. Takvznikly pameti oznacovane jako pameti PROM (Programmable Read OnlyMemory). Ty si sice mohl uzivatel koupit nenaprogramovane, ale po prepalenı
KAPITOLA 5. POLOVODICOVE PAMETI 76
spojek v mıstech ulozenı nuly se jiz do obsahu pameti nedalo zasahovat av prıpade chyby byla nepouzitelna (konstrukteri svou cinnost charakterizo-vali anglickym: burn and crash).
Prelomem byl vynalez plovoucıho hradla. Plovoucı hradlo je od okolı zcelaizolovana vodiva vrstva vlozena mezi gate a kanal. Na tuto vrstvu je moznodopravit elektricky naboj, ktery svou prıtomnostı posune prahove napetıspınacıho tranzistoru tak, ze nedojde k jeho otevrenı ani kdyz je aktivovanradkovy vodic. Pokud naboj na plovoucım hradle nenı, tranzistor se otevre.Ukladanı informace se tedy odehrava tak, ze ve strukture je naboj dopravenna ty tranzistrory, ktere majı v programu logickou nulu a naboj nenı tam,kde ma byt zaznamenana jednicka.
Obrazek 5.5: MOS struktury s plovoucım hradlem
Vyvoj zacal od pametı oznacovanych jako EPROM, pametı elektrickymazatelnych (Erasable). Ty bylo nutno naprogramovat ve zvlastnım progra-movacım zarızenı a pokud bylo treba neco zmenit, vsechna nabita hradlabylo nutno naboje zbavit (data smazat) a pamet’ znovu naprogramovat. Od-stranenı naboje se provadelo pusobenım ultrafialoveho svetla, cipy byly na-montovany v pouzdre s pruhlednym okenkem a uzivatel mel zvlastnı
”mazacı
lampu“. Dalsım krokem ve vyvoji jsou pameti EEPROM, elektricky maza-telne. V jejich konstrukci je jiz uplatnen postup, ktery umoznuje elektrickymsignalem pamet’ mazat i programovat. Principialne jsou takto zkonstuovanyv soucasnosti nejrozsırenejsı Flash pameti.
Na obrazku 5.6 je ukazan jednoduchy casovy diagram ctenı v permanentnıpameti. Ovladanı cipu zajist’ujı dva rıdicı signaly a adresovy vstup. Oba rıdicısignaly aktivujı vystupnı vodice, ktere jsou pri logicke jednicce na vstupu Gve stavu vysoke impedance. To je proto, aby pri rozsirovanı objemu pametimohly byt pouzity dalsı cipy, ktere si vystup navzajem predajı.
KAPITOLA 5. POLOVODICOVE PAMETI 77
tAXQX
tEHQZ
DATA OUT
A0-A10
EP
G
Q0-Q7
tAVQV
tGHQZ
tGLQV
tELQV
VALID
Hi-Z
11
A0-A10
Q0-Q7
VCC
M2716
G
EP
VSS
8
VPP
Obrazek 5.6: Ctenı dat z permanentnı pameti
Pameti RAM
V nazvu se zduraznuje adresovy prıstup (RAM – Random = nahodily, libo-volny, Access = prıstup, Memory = pamet’) Formalne spravnejsı by byl nazevRWM – Read, Write, Memory). Jde o pamet’ove cipy zavisle na napajecımnapetı (volatile data).
Princip ulozenı jednoho bitu v pameti RAM je v podstate dvojı. Pamet’
muze byt staticka (SRAM), ve ktere jsou data ulozena v bistabilnım klopnemobvodu nebo dynamicka (DRAM), ktera uklada data v pamet’ovem kon-denzatoru.
Pamet’ova bunka staticke pameti RAM je na obr. 5.7.
UDD
bitbit
T5
T1 T3
T2 T4
T6Q
Q
W
Obrazek 5.7: Bunka staticke pameti RAM
Jedna se o dva invertory v technologii CMOS, ktere jsou zapojeny vesmycce kladne zpetne vazby a tvorı tak bistabilnı obvod RS. Vodorovne adre-sove vodice otevırajı spınace, kterymi je obvod obema svorkami RS spojen sedvema svislymi datovymi vodici. Stavy ulozenych informacı na aktivovanemadresovem radku jsou pri ctenı v pameti pred vstupem do vystupnıho mul-
KAPITOLA 5. POLOVODICOVE PAMETI 78
tiplexeru vyhodnoceny obema svislymi vodici. Temito dvema vodici je takepri zapisu zapsan ve vybranem sloupci novy bit. Vsechny stavy v ostatnıchsloupcıch jsou zapisovacım obvodem zachovany (prepsany).
Staticka pamet’ RAM uchovava informaci pokud je pripojeno napajecınapetı. Po vypnutı a opetovnem zapnutı prechazejı klopne obvody do na-hodilych stavu. Soucasne pamet’ove cipy CMOS pametı RAM jsou vetsinouvybaveny moznostı uchovat zaznamenanou informaci v rezimu
”spanku –
sleeping“, kdy pri snızenem napajecım napetı a extremne nızke spotrebenapajecıho proudu si klopne obvody informaci pamatujı, ale k aktivnımurezimu ctenı a zapisu musı byt predepsanym postupem vzbuzeny.
Kazdy bit ve staticke pameti RAM je ulozen, jak ukazuje obr. 5.7, s po-uzitım sesti tranzistoru. Prakticky je tım za dane urovne polovodicovychtechnologiı omezena maximalnı kapacita pameti umıstene na jednom cipu.
Prostorove uspornejsı je pamet’ova bunka dynamicke pameti RAM. Tvorıji pro kazdy bit jeden pamet’ovy kondenzator se spınacem MOS. Jejı uspo-radanı s vodorovnym adresovym vodicem a svislym datovym vodicem je naobr. 5.8.
C
T
vyber
data
Obrazek 5.8: Bunka dynamicke pameti RAM
Svisle vodice jsou z pole pamet’ovych bunek vedeny do ctecıch a rege-neracnıch zesilovacu, ktere svymi vystupy vstupujı do datoveho multiplexeru.Aktivace kazdeho radku vede k prectenı obsahu vsech paralelne zapojenychbunek. V nasledujıcım case jsou prectena data zregenerovana, prıpadne pre-psana novym stavem vybraneho bitu a zapsana zpet do vsech bunek navybranem radku. Regenerace dat je na vsech radcıch pamet’oveho pole ne-zbytna, protoze se vlivem ztrat v pamet’ovem kondenzatoru vsechna datapostupne znehodnocujı. Postup aktivace a regenerace dat je nezbytne v pre-depsanych intervalech opakovat, a to i tehdy, kdy se do pameti nezapisuje anise z nı necte – pamet’ je nutno obcerstvovat (refresh). Potreba obcerstvovatdynamickou pamet’ muze komplikovat rezim prıstupu vnejsıch zarızenı k vy-branym adresam. Soucasne cipy jsou vsak vybaveny automatickym na cipunaprogramovanym rezimem obcerstvovanı, ktery minimalne ovlivnuje vnejsı
KAPITOLA 5. POLOVODICOVE PAMETI 79
chovanı pameti. Potrebna perioda obcerstvovanı dat je v radu desıtek mili-sekund.
5.2 Polovodicove pameti s casovym prıstupem
V mikropocıtacıch a jinych strukturach vypocetnı techniky je nekdy obtıznevytvorit konstrukci, ve ktere je zabezpecen management dat i adres, na kterejsou data ukladana. Byly proto vytvoreny dva typy uskladnovanı dat, ktereukladanı a vyber dat nesvazujı s nutnostı zpracovanı adresy, ale umoznujıdo pameti vstupovat s definovanym casovym poradkem. Jsou to pametioznacovane zkratkami:LIFO (Last in – First out)FIFO (First in First outPamet’ LIFO je v nası literature oznacovana jako zasobnık. Jejı cinnost jerızena tak, ze se do nı ukladajı data, aniz je odkazovano na jakoukoli ad-resu. Jejı chovanı je takove, ze automaticky v razimu ctenı vystoupı data,ktera byla zapsana naposledy. Tedy jako bychom pri ukladanı kladli data nahromadku, z ktere se pri ctenı berou data z vrchu. V rade pocıtacu je jakozasobnık provozovana cast operacnı pameti s prostorem urcenym programem.Adresovanı teto casti pameti obstarava procesor a uzivatel muze mıt dojem,ze se o adresovanı ukladanych dat nemusı starat. V mikropocıtacıch je tantorezim ukladanı dat oznacovan jako ukladanı do stacku.
Pamet’ FIFO jsme jiz poznali, jedna se o posuvny registr. Data, ktera jsmena vstupu do registru vlozili vystoupı na konci rady pamet’ovych klopnychobvodu jako prvnı. Doba, kterou stravı v pameti je dana poctem bunek, kteremusı na ceste ke konci registru projıt, tedy poctem impulsu, ktere v registrudata posouvajı. Takovy rezim lze zavest i v obvodu, ktery ma adresovatelnapamet’ova mısta. Management na cipu musı umet pri ctenı a zapisu pracovats adresami tak, aby se vnejsı chovanı podobalo posuvnemu registru. Pokudje cip takto vybaven, muze si uzivatel zvolit
”delku“ fiktivnıho posuvneho
registru.Pamet’ove cipy LIFO i FIFO jsou nabızeny v katalozıch vyrobcu cıslicove
polovodicove techniky.
Kapitola 6
Technika DSP
DSP (Digital Signal Processing) je rozsahla vednı a aplikacnı disciplına, kterase zabyva pouzitım vypocetnı techniky pro zpracovanı spojitych signalu. Jesoucastı obecnejsı problematiky pouzitı vypocetnı techniky v podmınkachrealneho sveta. Schematicky ukazuje postavenı pocıtace v konkretnıch rolıchobr. 6.1.
KlávesniceSnímače polohy, dotykový displej, myš, atd.Digitalizovaná data ze vzorků analogových signálů.......
Data pro digitální vstup displejeSignalizační světlaKrokové motoryData pro digitálně analogový převod........
Obrazek 6.1: Pocıtac v realnem prostredı
Na dalsım obr. 6.2 je ukazana konkretnı uloha digitalizace a zpracovanıanalogoveho signalu z vystupu cidel fyzikalnıch velicin (teploty, tlaku, osvetlenı,elektricke vodivosti apod.) nebo take z akustickych menicu.
80
KAPITOLA 6. TECHNIKA DSP 81
analogovýsignál
analogový filtrvzorkovací obvod kvantizér počítač
šířka frekvenčního pásma
vzorkovací kmitočet
počet bitů datreprezentace čísel
Obrazek 6.2: Bloky na vstupu pocıtace
6.1 Podmınky A/D a D/A prevodu
6.1.1 Prevod A/D
Proces digitalizace zacına vytvorenım vzorku – okamzitych hodnot signaluve stanovenych casovych intervalech. Nezbytne je, aby vzorky nesly uplnouinformaci o signalu, coz lze interpretovat jako pozadavek moznosti zrekon-struovat analogovy signal ze zıskanych vzorku. K tomu je zrejme potrebazajistit, aby vzorky byly odebırany
Vzorkovacı teorem predepisuje vzorkovacı kmitocet potrebny pro navzor-kovanı analogoveho signalu tak, ze je mozno ho ze vzorku zrekonstruovat. De-taily casoveho prubehu signalu lze charakterizovat jeho spektralnımi slozkami.Proto musı byt na vstupu zarazen analogovy filtr, a to tehdy, kdy nenı vzor-kovacı teorem dodrzen prirozenym omezenım spektra signalu. Vzorkovacıteorem rıka:
fs > 2fsigmax resp. fs > 2∆fsig (6.1)
kde fs je vzorkovacı kmitocet a fsigmax je sırka frekvencnıho pasma obsazenaspektralnımi slozkami vzorkovaneho signalu.
KAPITOLA 6. TECHNIKA DSP 82
Obrazek 6.4 ukazuje, jak lze ze dvou ruznych signalu zıskat tytez vzorky.Pri rekonstrukci takoveho signalu musı byt znamo, do jakeho kmitoctovehopasma rekonstruovany signal patrı a s omezenım na toto pasmo ho rekon-struovat. V praxi vsak vetsinou pracujeme s pasmy kmitoctu urcenymi odnuly, takze bychom signal z obrazku rekonstruovali jako ten s nizsı frekvencı.
t
u
Obrazek 6.4: Rozlozenı vzorku po sinusovem signalu
Teoreticky jsou vzorky nekonecne kratke, presne umıstene v okamzicıchvzorkovanı. V praxi nelze nekonecne kratke vzorky jakkoli zpracovat. Protomusı byt jejich okamzita hodnota zapamatovana v podobe naboje v kapaci-toru. K tomu slouzı obvod oznacovany jako Sample & Hold, ktery umoznujezachycenou uroven vzorku zmerit kvantizerem, ktery vytvorı pro vstup di-gitalnıho systemu binarnı kod reprezentujıcı zmerenou hodnotu.
u2
u2u1
t
S
Cp
Obrazek 6.5: Sample & Hold
Presnost merenı a vyjadrenı jeho vysledku je vyznamnym tematem za-kladu mericı techniky. Prıstroje ukazujı vysledek merenı vzdy s omezenympoctem pouzitelnych cifer. V kvantizerech digitalizujıcıch analogove signaly jezaokrouhlovanı a presnost velmi specifickym problemem, protoze vypocetnısystemy pracujı mnohdy s omezenym poctem bitu datovych slov a navıcje pozadovana rekonstrukce digitalizovaneho signalu zpet do analogove po-doby. Proto se zde setkavame s pojmy jako kvantizacnı krok, kvantizacnı
KAPITOLA 6. TECHNIKA DSP 83
chyba a kvantizacnı sum. Na obr. 6.6 jsou ukazany podmınky, ve kterychdochazı k vytvorenı binarnıho kodu reprezentujıcıho velikost vzorku analo-goveho signalu. Pro nazornost je zvolen jen trıbitovy kod.
Kazdy prevodnık je zkonstruovan tak, ze je shopen zpracovat velikostimerenych hodnot ve vymezenem intervalu. Pro jednoduchost zvolıme inter-val nezapornych hodnot omezeny na hodnoty od nuly do maximalnı hod-noty oznacene FS (Full Scale). Prevodnık rozlisuje FS/2N napet’ovych urovnıvcetne nuly, kdyz N je pocet bitu reprezentujıcıch analogovou hodnotu. Pritrıbitovem kodu mame k dispozici osm bitovych kombinacı, kterymi muze bytzmerena hodnota reprezentovana. Interval rozdelıme na osm kvantizacnıchkroku, kdy pro kazdy krok existuje jedna presne dana hodnota zmereneveliciny. Vsechny ostatnı hodnoty musı byt k temto kvantizacnım urovnımzaokrouhleny.
111
110
101
100
011
010
001
0000 10,125 0,25 0,375 0,5 0,625 0,75 0,875
kvantizační chyba +/- 1/2 LSB
LSB 0,125* FS
(*FS)
Obrazek 6.6: Kvantizace omezenym poctem stavu
Jako LSB se oznacuje bit s nejnizsı binarnı vahou (MSB ..... LSB). Po-kud se zmenı kod o jeden LSB (Least Significant Bit) zmenı se kvantovanahodnota o jeden kvantizacnı krok.
Pri digitalizaci analogoveho signalu nelze pri danem kvantizacnım krokuvytvorit na vystupu jine hodnoty, nez hodnoty odpovıdajıcı kvantizacnımurovnım. Pokud byla kvantovana data zıskana zaokrouhlenım velikostı za-chycenych vzorku, pak je reprezentace analogoveho signalu zatızena kvan-tizacnı chybou. V rekonstruovanem signalu, vytvorenem z digitalnıch datzpet do analogovych velikostı vzorku, se kvantizacnı chyba jevı jako kvan-tizacnı sum superponovany (
”nabaleny“) na puvodnı signal. V obr. 6.6 je
na vodorovne ose mozno ukazat na jakoukoli hodnotu analogoveho signalu a
KAPITOLA 6. TECHNIKA DSP 84
v grafu odecıst, jakou binarnı podobu bude mıt jejı digitalizovana hodnota ajaka bude kvantizacnı chyba.
Se znalostmi o operacnıch zesilovacıch dokazeme navrhnout obvody, kterepro prakticke vytvorenı digitalnıch dat upravı vstupnı signal do napet’ovychurovnı, ktere jsme az dosud predpokladali, tj. nezaporne hodnoty ve zvolenemintervalu. Vyrabene prevodnıky vsak nabızejı sirsı vyber reprezentace hodnotvzorku binarnım kodem.
Obrazek 6.7 ukazuje prıklad moznostı reprezentace binarnıch dat v celo-cıselnych hodnotach se znamenkem.* Cela nezaporna cısla (INT).* Cela cısla se znamenkovym bitem (SIGN).* Cela cısla v
”posunutem“ kodu (OFF)
* V kodu dvojkovych doplnku (2‘s).Prehled vsech moznostı uzitı binarnıch kodu pro cısla se zlomkovymi
castmi, cısla dekadicka a s plovoucı radovou carkou presahujı poslanı tohototextu.
Bloky analogoveho vystupu ukazuje obr. 6.8.Jiz jsme porozumeli skutecnosti, ze kazda vystupnı data mohou byt vy-
tvorena jen s respektem k vzorkovacımu teoremu a s degradacı odpovıdajıcıkvantizacnımu sumu. Digitalnı signal vytvarı na vystupu D/A prevodnıku
KAPITOLA 6. TECHNIKA DSP 85
schodovitou funkci podobnou vystupu z obvodu S&H. Aby se casovy prubeh
”zaoblil“ musı byt zarazen analogovy filtr.
digitální dataD/A převodník rekonstrukční
filtr
průběh frekvenční charakteristiky
vzorkovací kmitočet
analogový signál
počet bitů
Obrazek 6.8: Analogovy vystup pocıtace
6.2 Elektronicke obvody pro DSP
6.2.1 Prevodnıky D/A
D/A prevodnıky jsou zdroje stejnosmerneho napetı nebo proudu o velikostiurcene cıslem na vystupu cıslicoveho systemu. D/A prevodnıky muzemezaradit do trı skupin, a to na prevodnıkys odporovym vahovanım napetı nebo proudus kapacitnım vahovanım nabojes prevodem na modulovane impulsy a naslednou integracı.
Digitalnı potenciometry a atenuatory
Na obrazku 6.9 je nejjednodussı konstrukce digitalne ovladaneho vystupuz odporoveho delice. Lze si predstavit ruzne upravy s nelinearne zvolenymhodnotami rezistoru v rade. Spınace muze rıdit napr. znamy dekoder typu 1z n.
RRRR
Rp
Obrazek 6.9: Digitalnı potenciometr
KAPITOLA 6. TECHNIKA DSP 86
D/A prevodnık s odporovym vahovanım proudu
V kapitole o obvodech s operacnımi zesilovaci jsme jiz konstrukci tohotoD/A prevodnıku uvedli. Nejpresneji a nejspolehliveji se scıtajı proudy navirtualnım vstupnım zkratu v operacnı sıti s paralelnı zapornou zpetnou vaz-bou realizovanou zpetnovazebnım rezistorem. Obvodove resenı opakujeme naobr. 6.10.
R
RRR
2R2R2R2R2RUR
uk
ikMSB LSB
Obrazek 6.10: D/A prevodnık s odporovou sıtı
D/A prevodnık s vahovanım naboje
Temer stejne spolehlive lze scıtat naboje (tj. integral casoveho prubehu proudupo ustalenı nabıjecıho prechodneho deje) v operacnı sıti, v nız je zpetnovazebnırezistor nahrazen kapacitorem, jak ukazuje obr. 6.11
C 2C 4C 8C 16C
32C
UR
uk
s
s
MSBLSB
Obrazek 6.11: D/A prevodnık s vahovanım naboje
Prevodnıky s prevodem na modulovane impulsy – PWM (PulseWidth Modulator
O pulsnı sırkove modulaci jsme se jiz zmınili v predchozıch kapitolach. Pomerimpuls-mezera lze ovladat i digitalne tak, ze z dane doby zakladnı periody jekodem urcena doba trvanı kladneho impulsu a doba trvanı nuloveho vystupu.
KAPITOLA 6. TECHNIKA DSP 87
Moznost konstrukcee takoveho zdroje periodickyckeho signalu s rızenım strıdy(pomeru impuls-mezera) ukazuje obr. 6.12. Binarnı cıtac svou maximalnı ka-pacitou urcuje periodu impulsnıho signalu (napr. 256 stavu). Kombinacnı ob-vod porovnava okamzity stav cıtace s nastavenym kodem. V okamziku shodypreklopı klopny obvod (treba do nuly). Kdyz cıtac sam prochazı nulovym sta-vem, preklopı se klopny obvod do opacneho stavu (treba do jednicky). Cıselnykod tedy urcuje, jakou cast periody bude na vystupu jednicka a jakou castperiody bude na vystupu nula, pujde o pulsnı kodovou modulaci. Sırkovemodulovanych impulsu uzıvajı i obvodove odlisne prevodnıky na principuSigma-Delta prevodu, s kterym se seznamıme na zaver textu o prevodnıcıchA/D.
Obrazek 6.12: Digitalne ovladany PWM generator
6.2.2 Prevodnıky A/D
A/D prevodnıky jsou obvody, ktere binarnım cıslem reprezentujı zmerenouvelikost napetı nebo proudu. Muzeme je rozdelit do dvou skupin, a to naprevodnıky aproximacnı a integracnı
Pri volbe typu prevodnıku jsou vyznamne tyto hlavnı parametry spolecnevsem analogove-cıslicovym prevodnıkum:
• rozlisovacı schopnost v bitech (resp. pocet kvantizacnıch urovnı, kterenabızı binarnı kod na cıslicovem vystupu),
• doba prevodu nebo vzorkovacı rychlost a jejich prıpustne meze.
KAPITOLA 6. TECHNIKA DSP 88
Paralelnı prevodnık A/D
Na obr. 6.13 je schema soucasneho nejrychlejsıho A/D prevodnıku. Jehofunkce je jednoducha. Prevod probıha tak, ze vstupnı analogove napetı jeradou komparatoru porovnavano s hodnotami napetı vytvorenymi odpo-rovym delicem. Zmerena hodnota je vyhodnocena logickym obvodem, kteryindikuje polohu rozhranı mezi komparatory sepnutymi do jednicky a kom-paratory s nulou na vystupu. Zachycenı vzorku (vzorkovanı) odpovıda okam-zikum, kdy je z kombinacnıch logickych obvodu prevzata informace o vystupechkomparatoru. Obvod S&H nenı nutny.
REG
DEK
.
T rızenı
STB
N
Ux
UR
2N − 1
OE
Obrazek 6.13: Paralelnı prevodnık A/D
Oznacenı jednotlivych bloku prevodnıku:REG – registr vystupnıho stavu komparatoruDEK – dekoder pro prevod stavu komparatoru na binarnı kod
Prevodnık s postupnou aproximacı
Na obr. 6.14 je aproximacnı prevodnık s postupnou aproximacı. Funkci lzeprirovnat k vazenı na vahach. Posuvny registr spına spınace v D/A prevodnıkutak, ze postupne krok za krokem generuje na polovinu se zmensujıcı napet’oveurovne. V prvem kroku je na vstup komparatoru zavedeno napetı dane po-lovinou mericıho rozsahu (FS).
KAPITOLA 6. TECHNIKA DSP 89
PREB
CLRB
CLK
D Q
QB
PREB
CLRB
CLK
D Q
QB
PREB
CLRB
CLK
D Q
QB
PREB
CLRB
CLK
D Q
QB
A
B
C
D
O0
O1
O2
O3
O4
O5
O6
O7
O8
O9
c1
PREB
CLRB
CLK
D Q
QB
PREB
CLRB
CLK
D Q
QB
PREB
CLRB
CLK
D Q
QB
PREB
CLRB
CLK
D Q
QB1
R1
1k
R2
2k
R3
4k
R4
8k
R5
1k
R6
10k
A
B
C
D
O0
O1
O2
O3
O4
O5
O6
O7
O8
O9
R71k
D1
V4
řadičnastavení
zápis
nastavení
zápis
operační zesilovač
komparátor
měřené napětí
referenčnínapětí
váhovací rezistory
registrpostupnéaproximace
Obrazek 6.14: Prevodnık s postupnou aproximacı
0.00m 0.32m 0.64m 0.96m 1.28m 1.60m
d(7)
d(11)
d(12)
d(15)
d(16)
d(19)
d(20)
d(9)
d(13)
d(17)
d(21)
0.00m 0.32m 0.64m 0.96m 1.28m 1.60m-12.00
-8.00
-4.00
0.00
4.00
8.00
v(28) (V)t (Secs)
v(8) (V)
d(5)
nastavení / zápis nastavení / zápis
výstup komparátoru
nezapíše zapíše nezapisuje
aproximační napětíměřené napětí
0
100
Obrazek 6.15: Casovanı postupne aproximace
KAPITOLA 6. TECHNIKA DSP 90
Komparator zjistı zda merena hodnota prevysuje polovinu mericıho roz-sahu (FS). Pokud ano, zustane spınac sepnuty a v dalsım kroku je jiz merenahodnota porovnavana se tremi ctvrtinami FS s tım, ze je spınac ponechan se-pnuty i pri prekrocenı teto hodnoty, nebo rozpojen, pokud merena hodnota jemensı. Dalsı krok jiz prida k porovnavacı hodnote napetı odpovıdajıcı jedneosmine FS, ktera muze byt opet akceptovana – merene napetı je vyssı, spınaczustane sepnuty a zapıse se jednicka, nebo odmıtnuta – merene napetı je nizsı,spınac se rozpojı a zapıse se nula. V kazdem dalsım kroku je zmensovano napolovinu napetı superponovane k predchozım akceptovanym prıspevkum.
Prıspevky k vysledne hodnote jsou poskladany tak, ze binarnı kod vy-tvoreny z jednicek odpovıdajıcıch sepnutym spınacum a nulami odpovıdajıcı-mi rozpojenym spınacum, je nakonec nezapornym celym cıslem v prirozenembinarnım kodu a reprezentuje hodnotu vzorku. Postupne srovnavanı aproxi-mujıcıho napetı s napetım merenym lze sledovat i na grafickem zaznamu jed-noho aproximacnıho cyklu na obr. 6.15. Po celou dobu postupne aproximacemusı byt merena hodnota konstantnı. Vzorkovacı obvod je tedy nezbytny,pokud zdroj mereneho napetı nenı sam schopen udrzet po dobu aproximacesve napetı nemenne.
Kazdy aproximacnı prevodnık je podle obr. 6.14 sestaven z komparatoru,prevodnıku D/A, generatoru taktovacıho signalu, rıdicı logiky a pamet’ovehoregistru, nazyvaneho aproximacnı registr (SAR= Succesive ApproximationRegister). Soucasne aproximacnı prevodnıky jsou vyrabeny monoliticky.
Integracnı prevodnık A/D s dvojı integracı
Integrujıcı prevodnıky A/D vyuzıvajı spojenı integratoru s komparatorem.Merena velicina je presne definovanym zpusobem integrovana a doba inte-grace vyhodnocena.
Nejstarsım z techto principu je system prevodnıku s dvojı integracı, na-znaceny na obr. 6.16. Sestava z integratoru, jehoz vstup je prepınan mezivstupnı svorkou prevodnıku a referencnım zdrojem. Vystup integratoru jezaveden na vstup komparatoru, ktery vystup integratoru porovnava s nu-lovym napetım. Odmerovanı casu zabezpecuje zdroj taktovacıch impulsu acıtac. Cely prevodnık rıdı rıdicı logicke obvody.
Postup dvojı integrace je naznacen na obr. 6.17.Predpokladejme, ze pred zahajenım cinnosti je vynulovan cıtac i integra-
tor, resp. naboj integracnıho kondenzatoru. Prevod je zahajen pripojenımtaktovacıch impulsu na vstup cıtace soucasne s pripojenım mereneho napetına vstup integratoru. Zatımco cıtac cıta az do sve plne kapacity Nc, vystupnınapetı integratoru narusta az do konecne hodnoty Uk, umerne hodnote vstup-nıho napetı. Pri naplnenı kapacity cıtace je pres rıdicı obvod prepnut prepı-
KAPITOLA 6. TECHNIKA DSP 91
Obrazek 6.16: Prevodnık A/D s dvojı integracı
nulovani
vstup reference
0 0
0
uk
Nc N. . . . . .. . .. . .
start stopprepnutı
Obrazek 6.17: Cyklus dvojı integrace
nacem P na referencnı napetı UR, ktere musı mıt polaritu opacnou k polaritenapetı ux. Nasleduje integrace napetı referencnıho zdroje. Vystupnı napetıintegratoru klesa a cıtac opet cıta impulsy. Jakmile uk klesne na nulu, kom-parator zastavı cıtanı ve stavu N . Pro nacıtany pocet impulsu zrejme platı
N = NcuxUR
. (6.2)
Dulezitou prednostı prevodnıku je relativnı nezavislost presnosti prevoduna kmitoctu cıtanych impulsu a na hodnotach R a C. Stacı jen mıt zarukujejich dlouhodobe stalosti. Kvalitnı musı byt zdroj referencnıho napetı a elek-tronicky prepınac.
Povsimneme si jeste, jak je vystupnı udaj prevodnıku ovlivnen zmenamiux behem prevodu. Z popisu cinnosti vyplyva, ze vliv ux se uplatnı jen mezistartem a prepnutım, kdy je jeho casovy prubeh integrovan. Znamena to, zekonecna hodnota Uk je obrazem strednı hodnoty u0(t) behem doby pusobenıu0 na vstupu integratoru. Pri merenı stejnosmernych napetı rusenych super-ponovanymi periodickymi signaly lze jejich ucinek vyrazne potlacit tak, zedobu integrace zvolıme jako nasobek jejich periody.
Integrujıcı prevodnıky pracujıcı na principu dvojı integrace patrı mezinejpomalejsı prevodnıky A/D. Jsou pouzıvany predevsım v mericı technice(multimetrech) pro merenı stejnosmernych napetı. Majı moznost rozlisovat
KAPITOLA 6. TECHNIKA DSP 92
vstupnı napetı ux v rozsahu trı az peti dekad dekadickeho displeje, coz od-povıda deseti az sestnacti bitum prıpadneho binarnıho vystupu, majı rozsahrozlisenı umerny kapacite Nc cıtace a tım i dobe prevodu Tp, ktera byva od20 ms do 1 s.
Prevodnık napetı-frekvence – VCO
C
OZ K
MO
tptiti
t
t
ui
uy
UR
ux R
R
Obrazek 6.18: Prevodnık napetı-frekvence
V obrazku 6.18 predpokladejme, ze prave doslo k tomu, ze monostabilnıobvod odstartoval interval ti, po ktery je sepnut spınac privadejıcı na vstupsumacnıho integratoru napetı UR. Napetı ui dosahne za dobu ti hodnoty
uy = ui(ti) = −tiux + URRC
> 0.
Po skoncenı intervalu ti je na vstupu komparatoru kladne napetı uy, kterepusobenım napetı ux klesa. Nulove hodnoty dosahne za cas tp, pro ktery platı
tp = RCuyux.
Z uvedenych dvou vztahu muzeme odvodit celkovou periodu ti + tp a z nıpak frekvenci impulsu Pripomenme, ze hodnota 1/ti|UR| je konstanta
f =1
ti + tp= − ux
URti= ux
1
ti|UR|.
Sigma-Delta (Σ∆) modulator
Prepınac privadı na scıtacı vstup integratoru strıdave kladne a zaporne napetıUR. Komparator vyhodnocuje polaritu vystupu integratoru a nastavuje pre-pınac tak, aby integrator polaritu menil tak, aby vystupnı napetı smerovalo
KAPITOLA 6. TECHNIKA DSP 93
D
T
QOZ K
fs
+UR −UR
R
R
C
y
ux
Obrazek 6.19: Σ∆ modulator
k nule. Zabezpecuje tedy, aby se strednı naboj v integracnım kondenzatoruneustale udrzoval blızky k nule, a to vzdy spolecnym pusobenım merenehonapetı a jednoho z referencnıch napetı. Z hlediska dlouhodobe nabojove bi-lance muzeme naboj povazovat za nulovy. Oznacme si, ze po dobu danou k1
nasobkem periody 1/fs se komparator nabıjı proudem jedne polarity a podobu danou k2 nasobkem periody 1/fs se nabıjı opacne. Platı tedy
k1ux + URfsRC
+ k2ux − URfsRC
= 0
Odtud muzeme odvodit
ux = URk2 − k1
k2 + k1
Je zrejme, ze napr. pro kladne napetı bude vzdy k2 > k1, treba proux = +0, 1UR bude k2 = 11 a k1 = 9 a pro ux = −0, 1UR bude k2 = 9 ak1 = 11. Pomer vyjadrujıcı hodnotu napetı ux jako zlomek UR lze vyhodnotitze vztahu mezi frekvencı impulsu na vystupu soucinoveho hradla a frekvencıfs. Pritom je velmi zavazne, ze presnost, s jakou je vstupnı napetı zmereno,muze byt vyrazne zvysovana prodluzovanım doby vyhodnocovanı hodnot k1
a k2.
Literatura
[1] J. Uhlır: Elektrotechnika pro informatiky, Vydavatelstvı CVUT Praha2008, ISBN 987-80-01-03981-6
[2] P. Neumann, J. Uhlır: Elektronicke obvody a funkcnı bloky 1 Vydava-telstvı CVUT Praha 2005, ISBN 80-01-03281-7
[3] P. Neumann, J. Uhlır: Elektronicke obvody a funkcnı bloky 2 Vydava-telstvı CVUT Praha 2001, ISBN 80-01-02394-x
[4] J. Uhlır, P Sovka Cıslicove zpracovanı signalu Praha: VydavatelstvıCVUT, 1995. ISBN 80-01-01303-0.
[5] J. Uhlır, P. Sovka, R. Cmejla: Uvod do cıslicoveho zpracovanı signaluPraha: Vydavatelstvı CVUT, 2003. ISBN 80-01-02799-6.
[6] http://www.futurlec.com/IntegratedCircuits.shtmlKatalogove listy integrovanych obvodu
